《邏輯與電腦設計基礎(原書第4版)》
基本資料
作者： (美)馬諾(Mano.M.M.) (美)凱姆(Kime,C.R.)
譯者： 鄺繼順
叢書名： 電腦科學叢書
出版社：機械工業出版社
ISBN：9787111373117
上架時間：2012-6-27
出版日期：2012 年6月
開本：16開
頁碼：1
版次：1-1
所屬分類： 電腦更多關於 》》》《邏輯與電腦設計基礎(原書第4版)》
內容簡介
電腦書籍
《邏輯與電腦設計基礎(原書第4版)》以一台通用電腦為線索，由淺入深地講解了邏輯設計、數字系統設計和電腦設計。其中，第1章到第5章為邏輯設計，包括數字系統與資訊、組合邏輯電路及其設計、算術功能塊與硬體描述語言以及時序電路；第6章到第8章為數字系統設計，包括可選的設計話題：資料通路、算數邏輯單位、移位寄存器、一個簡單電腦的結構、單周期硬連線控制、多周期硬連線控制等，寄存器與寄存器傳輸以及儲存空間基礎；第9章到第13章為電腦設計，包括電腦設計基礎、指令集結構、risc與cisc中央處理單元、輸入輸出與通訊以及儲存系統。書中附有60個大部分來自現代日常生活中產品設計的真執行個體子和問題，可以激發讀者的學習興趣。
《邏輯與電腦設計基礎(原書第4版)》不僅可以作為電腦科學、電腦工程、電子技術、機電一體化等專業學生學習硬體的一本絕佳教材，也可以作為弱電類工程師和電腦科學工作者的理想參考書籍。
目錄
《邏輯與電腦設計基礎(原書第4版)》
出版者的話
譯者序
前言
第1章數字系統與資訊1
1.1資訊表示2
1.1.1數字電腦3
1.1.2其他電腦4
1.1.3通用電腦的進一步說明7
1.2數制8
1.2.1二進位9
1.2.2八進位與十六進位10
1.2.3數字範圍11
1.3算術運算11
1.4十進位編碼15
1.5字元編碼16
1.5.1ascii字元編碼16
1.5.2校正位18
1.6格雷碼18
1.7本章小結20
參考文獻20
習題21
第2章組合邏輯電路24
2.1二值邏輯和邏輯門24
2.1.1二值邏輯24
2.1.2邏輯門25
2.2布爾代數27
2.2.1布爾代數的基本性質28
2.2.2代數處理30
2.2.3反函數32
2.3標準形式32
2.3.1最小項和最大項33
2.3.2積之和35
2.3.3和之積36
2.4兩級電路的最佳化36
2.4.1成本標準37
2.4.2卡諾圖結構38
2.4.3二變數的卡諾圖40
2.4.4三變數的卡諾圖41
2.5卡諾圖的用法43
2.5.1質主蘊涵項43
2.5.2非質主蘊涵項45
2.5.3和之積最佳化45
2.5.4無關最小項46
2.6程式化的兩級最佳化48
2.7多級電路最佳化51
2.8其他門類型54
2.9異或操作和異或門57
2.10高阻態輸出59
2.11本章小結60
參考文獻60
習題60
第3章組合邏輯電路的設計65
3.1設計過程65
3.2開始分層設計69
3.3工藝映射71
3.4驗證74
3.4.1人工邏輯分析74
3.4.2類比75
3.5組合函數模組76
3.6基本邏輯函數76
3.6.1定值、傳輸和取反77
3.6.2多位函數77
3.6.3使能79
3.7解碼80
3.7.1解碼器和使能結合83
3.7.2基於解碼器的組合電路84
3.8編碼器85
3.8.1優先編碼器85
3.8.2編碼器的擴充87
3.9選擇87
3.9.1多工器87
3.9.2基於多工器的組合電路90
3.10本章小結92
參考文獻92
習題93
第4章算術功能塊與硬體描述語言99
4.1迭代組合電路99
4.2二進位加法器100
4.2.1半加器100
4.2.2全加器100
4.2.3二進位行波進位加法器101
4.3二進位減法102
4.3.1補碼103
4.3.2採用二進位補碼的減法104
4.4二進位加減法器105
4.4.1有符號的位元106
4.4.2有符號位元的加法與減法107
4.4.3溢出108
4.5其他的算術功能塊109
4.5.1壓縮110
4.5.2遞增111
4.5.3遞減112
4.5.4常數乘法112
4.5.5常數除法113
4.5.6零填充與符號擴充113
4.6硬體描述語言113
4.6.1硬體描述語言114
4.6.2邏輯綜合115
4.7硬體描述語言——vhdl116
4.8硬體描述語言——verilog123
4.9本章小結129
參考文獻129
習題130
第5章時序電路135
5.1時序電路的定義135
5.2鎖存器137
5.2.1sr和s r鎖存器138
5.2.2d鎖存器140
5.3觸發器141
5.3.1主從式觸發器141
5.3.2邊沿觸發式觸發器144
5.3.3標準圖形符號144
5.3.4直接輸入146
5.4時序電路分析147
5.4.1輸入方程147
5.4.2狀態表148
5.4.3狀態圖150
5.4.4時序電路類比151
5.5時序電路設計152
5.5.1設計步驟153
5.5.2構建狀態圖和狀態表153
5.5.3狀態賦值158
5.5.4使用d觸發器的設計159
5.5.5無效狀態的設計161
5.5.6驗證162
5.6其他類型的觸發器164
5.7狀態機器圖及其應用166
5.7.1狀態機器圖模型166
5.7.2輸入條件的約束168
5.7.3使用狀態機器圖的設計應用169
5.8時序電路的hdl表示——vhdl175
5.9時序電路的hdl表示——verilog180
5.10本章小結184
參考文獻185
習題185
第6章選擇的設計主題193
6.1設計空間193
6.1.1整合電路193
6.1.2cmos電路工藝194
6.1.3工藝參數197
6.2門的傳播延遲198
6.3觸發器定時199
6.4時序電路定時201
6.5非同步互動202
6.6同步和亞穩態203
6.7同步電路陷阱208
6.8可程式化實現技術208
6.8.1隻讀儲存空間210
6.8.2可程式化邏輯陣列211
6.8.3可程式化陣列邏輯器件213
6.9本章小結214
參考文獻215
習題215
第7章寄存器與寄存器傳輸219
7.1寄存器與載入使能219
7.2寄存器傳輸222
7.3寄存器傳輸操作223
7.4對vhdl和verilog使用者的提醒225
7.5微操作225
7.5.1算術微操作226
7.5.2邏輯微操作227
7.5.3移位微操作228
7.6對單個寄存器的微操作229
7.6.1基於多工器的傳輸229
7.6.2移位寄存器231
7.6.3行波計數器234
7.6.4同步二進位計數器235
7.6.5其他類型計數器238
7.7寄存器單元設計240
7.8基於多工器和匯流排的多寄存器傳輸244
7.9串列傳輸及其微操作247
7.10寄存器傳輸控制250
7.11移位寄存器和計數器的hdl描述——vhdl262
7.12移位寄存器和計數器的hdl描述——verilog263
7.13微程式控制264
7.14本章小結266
參考文獻266
習題266
第8章儲存空間基礎273
8.1儲存空間定義273
8.2隨機訪問儲存空間273
8.2.1讀寫操作274
8.2.2定時波形275
8.2.3儲存空間特徵276
8.3sram整合電路277
8.4sram晶片陣列281
8.5dram晶片283
8.5.1dram單元284
8.5.2dram位片285
8.6dram分類288
8.6.1同步dram（sdram）289
8.6.2雙倍資料速率sdram（ddr sdram）290
8.6.3rambus dram（rdram）291
8.7動態ram晶片陣列292
8.8本章小結292
參考文獻292
習題292
第9章電腦設計基礎294
9.1簡介294
9.2資料通路294
9.3算術邏輯運算單元297
9.3.1算術運算電路297
9.3.2邏輯運算電路300
9.3.3算術邏輯運算單元300
9.4移位寄存器301
9.5資料通路描述303
9.6控制字305
9.7一個簡單的電腦結構309
9.7.1指令集結構310
9.7.2儲存資源310
9.7.3指令格式311
9.7.4指令說明312
9.8單周期硬連線控制314
9.8.1指令解碼器316
9.8.2指令和程式舉例317
9.8.3單周期電腦觀點319
9.9多周期硬連線控制319
9.10本章小結328
參考文獻328
習題328
第10章指令集結構333
10.1電腦體繫結構概念333
10.1.1基本電腦操作周期334
10.1.2寄存器組334
10.2運算元定址334
10.2.1三地址指令335
10.2.2兩地址指令336
10.2.3一地址指令336
10.2.4零地址指令336
10.2.5定址結構337
10.3定址模式339
10.3.1隱含模式340
10.3.2立即模式340
10.3.3寄存器和寄存器間接模式340
10.3.4直接定址模式341
10.3.5間接定址模式342
10.3.6相對定址模式342
10.3.7變址定址模式343
10.3.8定址模式小結343
10.4指令集結構344
10.5資料傳送指令345
10.5.1棧指令345
10.5.2獨立i/o與儲存空間映射i/o346
10.6資料處理指令347
10.6.1算術指令347
10.6.2邏輯與位處理指示348
10.6.3移位指令349
10.7浮點數計算350
10.7.1算術運算350
10.7.2移碼351
10.7.3標準運算元格式351
10.8程式控制指令353
10.8.1條件分支指令354
10.8.2程序呼叫與返回指令355
10.9程式中斷356
10.9.1中斷類型357
10.9.2處理外部中斷357
10.10本章小結358
參考文獻359
習題359
第11章risc和cisc中央處理單元363
11.1流水線資料通路363
11.2流水線控制367
11.3精簡指令集電腦371
11.3.1指令集結構371
11.3.2定址模式373
11.3.3資料通路結構374
11.3.4控制結構376
11.3.5資料阻塞378
11.3.6控制阻塞383
11.4複雜指令集運算機386
11.4.1isa修改387
11.4.2資料通路修改388
11.4.3控制單元修改389
11.4.4微程式控制391
11.4.5複雜指令的微程式392
11.5其他有關設計395
11.5.1高效能cpu概念395
11.5.2最近的體繫結構創新397
11.6本章小結398
參考文獻399
習題400
第12章輸入輸出與通訊402
12.1電腦的i/o系統402
12.2外設舉例402
12.2.1鍵盤402
12.2.2硬碟403
12.2.3液晶顯示器404
12.2.4i/o傳輸速率406
12.3i/o介面406
12.3.1i/o匯流排與介面組件407
12.3.2i/o介面的例子408
12.3.3選通409
12.3.4握手410
12.4串列通訊411
12.4.1同步傳送412
12.4.2進一步認識鍵盤412
12.4.3基於包的串列i/o匯流排413
12.5傳輸模式416
12.5.1程式控制傳輸的例子417
12.5.2中斷傳輸417
12.6中斷優先順序418
12.6.1菊花鏈優先順序418
12.6.2並行優先順序電路420
12.7直接記憶體存取421
12.7.1dma控制器421
12.7.2dma傳輸422
12.8本章小結423
參考文獻424
習題424
第13章儲存系統426
13.1分級儲存體系426
13.2訪問的局部性428
13.3cache儲存空間429
13.3.1cache映射430
13.3.2行的大小435
13.3.3cache載入436
13.3.4寫方法436
13.3.5概念綜合437
13.3.6指令cache和資料cache439
13.3.7多級cache440
13.4虛存440
13.4.1頁表442
13.4.2轉換後援緩衝器443
13.4.3虛存和cache445
13.5本章小結445
參考文獻445
習題446
索引448
本圖書資訊來源：中國互動出版網
