標籤：自己動手寫cpu chisel risc-v rocket github
Chisel是由伯克利大學發布的一種開源硬體構建語言，建立在Scala語言之上，是Scala特定領域語言的一個應用，具有高度參數化的產生器(highly parameterized generators)，可以支援進階硬體設計。
其特點如下，部分特點找不到合適的中文表述，暫時沒有翻譯，哪位童靴有合適的翻譯可以及時說說啊。
- Hardware construction language (not C to Gates)：硬體構建語言
- Embedded in the Scala programming language：內嵌於Scale程式設計語言
- Algebraic construction and wiring
- Abstract data types and interfaces：抽象的資料類型和介面
- Bulk connections：連接埠的批量串連
- Hierarchical + object oriented + functional construction：分層+物件導向+函數構建
- Highly parameterizable using metaprogramming in Scala：通過使用Scala的元編程實現高度的參數化
- Supports layering of domain specific languages
- Sizeable standard library including floating-point units：具有包含浮點單位在內的、可以調整大小的標準庫
- Multiple clock domains：支援多時鐘域
- Generates high-speed C++-based cycle-accurate software simulator：能夠產生高速的、基於C++的周期精確軟體模擬器
- Generates low-level Verilog designed to pass on to standard ASIC or FPGA tools：能夠產生Verilog設計，從而在標準的ASIC、FPGA工具中使用
- Open source on github with modified BSD license：在github上開源，使用的是改進的BSD協議
- Complete set of docs：完善的文檔
- Growing community of adopters：不斷增長的社區
其中紅色的是覺得自己翻譯不好的，同學們踴躍建議。
著作權聲明：本文為博主原創文章，未經博主允許不得轉載。
Chisel手冊（一）——Chisel介紹
