基於TMS320F2812的多軸運動控制卡設計

基於TMS320F2812的多軸運動控制卡設計

[日期：2008-11-19]

來源：單片機與嵌入式系統應用  作者：南京航空航天大學 侯小強 薛重德 張月芹

[字型：大 中 小]

　

引 言
    開放式體繫結構的數控系統已成為當今數控技術的發展方向，而其中的基於電腦標準匯流排的“PC+運動控制卡”結構則是今後開放式數控技術發展的主流。此類數控系統通常選用高速DSP作為運動控制卡CPU，採用主從式控制策略，利用PC和DSP都讀取記憶體的方式來實現上／下位機的通訊；具有資訊處理能力強、開放程度高、運動軌跡控制準確、通用性好等特點，被廣泛應用於製造業自動化控制各個領域。

1 硬體電路總體設計
    本項目是設計一款基於PCI匯流排的，以DSP晶片TMS320F2812為核心的多軸運動控制卡。將PC機的資訊處理能力和開放式的特點與運動控制器的運動軌跡控制能力有機地結合在一起，利用雙口RAM作為公用儲存單元實現上／下位機的通訊。為實現對多電機的半閉環控制提供了一個良好的開發平台。
    系統中，PC機發送各種控制命令，經PC程式進行解碼、預先處理等處理後，通過PCI匯流排介面晶片傳送到公用儲存空間——雙口RAM中；DSP程式從雙口RAM中讀取指令或資料，並根據讀入的指令或資料進行插補運算，然後產生位置控制脈衝輸入到各個電機軸的伺服磁碟機；伺服磁碟機根據DSP發送的位置指令再進行插補，同時由插補運算計算的理論位置與位置反饋模組反饋的實際位置進行比較，得到跟隨誤差，經誤差補償後形成真正的電機實際位置，並由跟隨誤差算出速度指令值，最後產生PWM脈衝控制電機運行。在本系統中，TMS320F2812晶片作為總控制器，統籌協調數控系統中各個軸的運動，而伺服磁碟機則作為執行元件控制每個電機的實際運行。運動控制卡與伺服磁碟機各司其職，相互配合，都發揮了各自的長處。由此組成的數控系統開放性好，可靠性高，能夠很好地滿足現階段大多數使用者對多軸聯動數控系統的要求。
    系統硬體總體設計功能框圖1所示。

    本系統的運動控制卡所選用的DSP晶片TMS320F2812有2個事件管理器(EVA、EVB)，每個事件管理器可以產生5路獨立的PWM訊號，其中比較寄存器3路，通用定時器2路。理論上講，1片TMS320F2812晶片最多可以控制10個伺服磁碟機。而常見的數控系統有三軸聯動、五軸聯動等，運動控制卡可以控制的電機數目遠大於一個數控系統中電機的數目。因此，本系統的“PC+運動控制卡”數控系統不僅能夠滿足多軸聯動數控系統的基本要求，還具有很高的擴充性，甚至可以實現多個數控機床聯合控制，極大地增強了多軸聯動數控系統的功能。

2 雙口RAM介面電路設計
2．1 雙口RAM與DSP和CH365的串連
    本系統選用雙口RAM晶片IDT7025作為DSP與CH365雙向通訊的緩衝晶片。IDT7025晶片是一款高速的8K×16位雙口靜態RAM，它提供2個獨立的連接埠，允許兩個(左、右)連接埠同時讀／寫資料，每個連接埠具有自己獨立的控制訊號線、地址線和資料線，可高速存取資料，可與大多數高速處理器配合使用，而無需插入等待狀態。
    雙口RAM允許2個CPU同時讀取任何儲存單元(包括同時讀同一地址單元)，但不允許同時寫或一讀一寫同一地址單元。利用雙口RAM進行通訊的關鍵是，如何處理好爭用衝突現象，避免由此而產生的讀／寫錯誤。常用的雙口RAM解決地址競爭的途徑有：令牌傳遞法、基於郵箱機制的INT中斷法以及插入等待周期的BUSY法等。本系統採用第2種方法。
    下面簡要介紹一下IDT7025中斷的原理：當使用者要用到中斷功能時，記憶體中的1FFE和1FFF單元將作為中斷標誌郵箱傳遞命令資訊。當左連接埠定義為寫狀態(CEL=R／WL=VIL)，且在記憶體1FFF中進行寫操作時，右連接埠的中斷標誌INTR為低電平，可以向右連接埠發出插斷要求；當右連接埠對地址1FFF進行訪問時(CER=OER=VIL)，無論讀寫都可以清除右連接埠中斷標誌INTR。相反也是一樣的，當右連接埠對記憶體1FFE進行寫操作時，左連接埠可以發出插斷要求；當左連接埠訪問地址1FFE時，清除左連接埠中斷標誌。使用中斷時，向1FFF和1FFE寫的內容由使用者自行定義，本系統中設定：申請中斷時向郵箱寫入1或其他大於O的整數，清除中斷時向郵箱寫入O。
    系統中雙口RAM IDT7025作為DSP與PC機之間的共用資料空間，右連接埠與CH365相連，映射到CH365的儲存空間；左連接埠與DSP相連，映射到TMS320F2812的地區0。由於IDT7025的供電電壓為5 V，因此，在DSP晶片與雙口RAM晶片之間加入了一個電壓轉換晶片SN74LVTHl6245，其硬體串連2所示。將圖2中的雙口RAM劃為2個儲存空間，即PC通過寫高4 KB空間向DSP發送指令，DSP通過寫低4KB空間向PC機反饋資料。

2．2 資料匯流排擴充電路設計
    由於系統採用了雙口RAM作為DSP和CH365之間資料轉送的緩衝晶片，而TMS320F2812的地址匯流排為19位，IDT7025為13位，CH365為16位，因此，把IDT7025的13位地址線A[O．．12]分別與DSP的地址線XA[O．．12]和CH365的地址線A[O．．12]相連，並將CH365的地址線A0用作資料匯流排擴充的使能訊號。
    TMS320F2812與IDT7025的資料寬度皆為16位，由於TMS320F2812的I／O電源為3．3 V，IDT7025的電源為5 V，因此二者資料線之間需要串連一個電壓轉化晶片SN74LVTHl6245，並通過XR／W訊號控制資料傳遞的方向；而CH365的資料寬度為8位，為使其與16位雙口RAM正常通訊，系統利用CPLD對CH365的資料匯流排進行了擴充。CPLD晶片選用A1tera公司生產的EPM7064，通過CH365地址線A0的使能對16位元據進行分時讀／寫，從而解決了資料匯流排的擴充問題。其內部邏輯電路3所示，其中主要包括2個鎖存器(74373b)，和2個三態門緩衝器(74541b)。

    CH365支援PC機以單位元組、雙位元組(字)、四位元組(雙字)為單位對I／O連接埠或儲存空間進行讀／寫。在多位元組連續讀／寫操作期間，CH365每讀完一個位元組資料後，就會自動將位移地址加1，以指向下一位元組的位移地址。在本系統中，將16位元據的讀／寫轉化為8位元據(1位元組)的分時讀／寫。CH365讀取雙口RAM資料時，首先CH365_A0為低電平，低8位元據通過三態門U3直接讀入到CH365中，高8位元據鎖存到鎖存器U4中；然後位移地址自動加1，CH365_A0為高電平，高8位元據由鎖存器U4讀入CH365。CH365向雙口RAM寫入資料時，首先CH365_A0為低電平，鎖存器U1使能訊號G高電平有效，三態門U2無效(GN2為高電平)，低8位寫入鎖存器；然後位移地址加1，CH365_A0為高電平，三態門U2使能訊號有效，高8位元據直接寫入雙口RAM，同時低8位元據通過鎖存器U1寫入雙口RAM(OEN為低電平)。
    對上述邏輯關係用“MAX+PLUS”進行模擬後，得到圖4所示的時序。圖中RAM_DD和CH365_DD表示模擬結果，可知模擬結果完全符合設計要求。由此可見，利用最低地址位CH365_A0的不同電平，CH365通過兩次連續的讀或寫操作，成功地實現了對雙口RAM中16位元據的讀／寫，並且資料的讀／寫時序完全符合CH365的讀／寫時序，可以方便地進行軟體編程。

3 上／下位機通訊軟體設計
    在硬體電路實現之後，把完成的板卡插於PC機的PCI插槽，上電後根據系統提示安裝CH365驅動程式，在正確安裝好硬體之後，利用API函數，就可以在VC環境下編寫和調試PCI和DSP的通訊軟體了。
    由上述可知，雙口RAM的高4 KB空間用於PC機向DSP下載資料，如果資料大於4 KB，則存在著一次不能夠把全部資料下載到DSP中的問題。因此，採取了向雙口RAM中迴圈寫入資料的辦法，即PC機向雙口RAM一次唯寫入4 KB資料，接著向DSP申請中斷。DSP響應中斷一次性將4 KB資料複製到DSP其他大型存放區空間(如擴充SRAM)中，然後釋放雙口RAM空間。此時PC機便可再寫入4 KB資料，如此迴圈往複，直到將所有資料都寫入DSP中。部分代碼如下：

    資料反饋功能主要是通過CH365響應DSP中斷來實現的。DSP程式將資料寫入雙口RAM低4 KB空間後向CH365申請中斷，CH365響應中斷將資料反饋到PC並顯示到人機介面。中斷函數部分代碼如下：

結 語
    隨著電腦技術和電子技術的發展，將運算高速、功能強大的數位訊號處理器應用於運動控制，可以實現複雜的控制演算法和實現高精度、高速度、多軸聯動，在數控應用中，將會佔據越來越重要的地位。而快速準確的通訊又是這種運動控制器的基礎。本文介紹的通訊方式，具有效能可靠，硬體結構簡單，價格便宜的優點，具有較好的應用前景。