PLD,CPLD,FPGA區別

入門以後可以學習Xilinx的ISE，Altera的QuartusII
學習CPLD初學者,建議選用LATTICE,這家公司在此方面有優勢
主流還是Altera和Xilinx，畢竟是最大的兩家PLD公司（Cyclone    Spartan）

 

PLD,CPLD,FPGA有何不同?

不同廠家的叫法不盡相同，
   PLD(Programmable Logic Device)是可編程邏輯器件的總稱，早期多EEPROM工藝，基於乘積項（Product Term）結構。
   FPGA (Field Programmable Gate Arry)是指現場可程式化門陣列，最早由Xilinx公司發明。多為SRAM 工藝,基於尋找表（Look Up Table）結構，要外掛配置用的EPROM。

    Xilinx把SRAM工藝,要外掛配置用的EPROM的PLD叫FPGA,把Flash工藝（類似EEPROM工藝）,乘積項結構的PLD叫CPLD;
    Altera把自己的PLD產品:MAX系列（EEPROM工藝）,FLEX/ACEX/APEX系列（SRAM工藝）都叫作CPLD,即複雜PLD(Complex PLD),

由於FLEX/ACEX/APEX系列也是SRAM工藝,要外掛配置用的EPROM,用法和Xilinx的FPGA一樣，所以很多人把Altera的FELX/ACEX/APEX系列產品也叫做FPGA.

【結構上的主要區別:】

1:邏輯塊的粒度不同.

邏輯塊指PLD 晶片中按結構劃分的功能模組,它有相對獨立的組合邏輯陣列,塊間靠互連繫統聯絡.FPGA 中的CLB 是邏輯塊,其特點是粒度小,輸入變數為4～8 ,輸出為1～2 ,因而只是一個邏輯單元,每塊晶片中有幾十到近千個這樣的單元. CPLD中邏輯塊粒度較大,通常有數十個輸入端和一、二十個輸出端,每塊晶片只分成幾塊. 有些整合度較低的(如ATV2500) 則乾脆不分塊. 顯然,如此粗大的分塊結構使用時不如FPGA 靈活.

2:邏輯之間的互連結構不同

CPLD 的邏輯塊互連是集總式的,其特點是等延時,任意兩塊之間的延時是相等的,這種結構給設計者帶來很大方便; FPGA 的互連則是分布式的,其延時與系統的布局有關,

【應用範圍也有所不同】:

邏輯系統通常可分兩大類型:

一類是邏輯密集型: 如快取控制、DRAM 控制和DMA 控制等,它們僅需要很少的資料處理能力,但邏輯關係一般都複雜

另一類是資料密集型: 資料密集型需要大量資料處理能力,其應用多見於通訊領域.

為了選擇合適的PLD 晶片,應從速度與效能、邏輯利用率、使用方便性、編程技術等方面進行考查:

(1) 　速度與效能: 資料密集型系統,比如,通訊中對訊號進行處理的二維卷積器. 在實現這一演算法的邏輯系統中,每個單元所需要的輸入端較少,但需要很多這樣的邏輯單元. 這些要求與FPGA 的結構相吻合. 因為FPGA 的粒度小,其輸入到輸出的傳輸延遲時間很短,因而能獲得高的單元速度.而控制密集型系統通常是輸入密集型的,邏輯複雜,CLB 的輸入端往往不夠用,需把多個CLB 串列級聯使用,同時CLB 之間的串連有可能通過多級通用PI 或長線,導致速度急劇下降. 因而實際的傳輸延遲時間要大CPLD. 比如,實現一個DRAM 控制器,它由四個功能塊組成:重新整理狀態機器、重新整理地址計數器、重新整理定時器和地址選擇開關,需要的輸入端有幾十個,顯然用CPLD 更合適.

(2) 　邏輯利用率: 邏輯利用率是指器件中資源被利用的程度. CPLD 邏輯寄存器少,FPGA 邏輯弱而寄存器多,這正好與控制密集型系統與資料密集型系統相對應. 比如, 規模同為6000PLD 門的is2pLSI1032 有192 個寄存器;而XC4005E 有616 個寄存器. 因此從邏輯利用率角度,對於組合電路較複雜的設計,宜採用顆粒較粗的CPLD ;對於時序電路中<strong class="kgb" onmouseover="isShowAds = false;isShowAds2 = false;isShowGg = true;InTextAds_GgLayer="_u89E6_u53D1_u5668";KeyGate_ads.ShowGgAds(this,"_u89E6_u53D1_u5668",event)" style="border-top-width: 0px; padding-right: 0px; padding-left: 0px; font-weight: normal; border-left-width: 0px; border-bottom-width: 0px; padding-bottom: 0px; margin: 0px; cursor: hand; color: #0000ff; padding-top: 0px; border-right-width: 0px; text-decoration: underline" onclick="javascript:window.open("http://www.google.com/pagead/iclk?sa=l&ai=B2R8cxK-JR5WxJ4bU7APN-LDTCpiBlTOIz87RBPDWtnmA4gkQARgBIK-aqgkoAjABOAFQ7tXJy_7_____AWCd0dSBsAWgAaqp9v4DqgEKMTAwMDAxNjAwMsgBAcgC6MOOAdkDBTOEgsn71OjgAxA&num=1&adurl=http://toolbar.google.com/T4/intl/zh-CN/%3Futm_campaign%3DzhCN%26utm_source%3DzhCN-ha-ww-google%26utm_medium%3Dha%26utm_term%3D%25E5%25B7%25A5%25E5%2585%25B7%26tbbrand%3DGZAZ");GgKwClickStat("觸發器","toolbar.google.com/zh-CN","afs","1000016002");" onmouseout="isShowGg = false;InTextAds_GgLayer="_u89E6_u53D1_u5668"">觸發器較多的設計,宜採用用細顆粒的FPGA.

(3) 　使用方便性: 使用方便首先要考慮效能的可預測性,在這點上CPLD 優於FPGA. 對於CPLD ,通常只要輸入、輸出連接埠數,內部門和觸發器數目不超過晶片的資源並有一定裕量,總是可以實現的. 而FPGA ,則很難預測,因為完成設計所需的CLB 邏輯級數是無法事實確定的,只有靠多次實驗才能得到滿意的結果.

(4) 　編程技術: FPGA 編程資訊存放在外部<strong class="kgb" onmouseover="isShowAds = false;isShowAds2 = false;isShowGg = true;InTextAds_GgLayer="_u5B58_u50A8_u5668";KeyGate_ads.ShowGgAds(this,"_u5B58_u50A8_u5668",event)" style="border-top-width: 0px; padding-right: 0px; padding-left: 0px; font-weight: normal; border-left-width: 0px; border-bottom-width: 0px; padding-bottom: 0px; margin: 0px; cursor: hand; color: #0000ff; padding-top: 0px; border-right-width: 0px; text-decoration: underline" onclick="javascript:window.open("http://www.google.com/aclk?sa=l&ai=B1ew7xK-JR7u4GI7A7AOR_dD0CpiBlTOIz87RBPDWtnmwkB8QAhgCIK-aqgkoBzAAOAFQ7tXJy_7_____AWCd0dSBsAWgAaqp9v4DqgEKMTAwMDAxNjAwMsgBAcgC6MOOAdkDh9tSt2kzi63gAxA&num=2&q=http://toolbar.google.com/T4/intl/zh-CN/%3Futm_campaign%3DzhCN%26utm_source%3DzhCN-ha-ww-google%26utm_medium%3Dha%26utm_term%3D%25E5%25B7%25A5%25E5%2585%25B7%26tbbrand%3DGZAZ&sig=AGiWqtxr8Pe3djJpSHAxCjJpS8g-dlKFEA");GgKwClickStat("儲存空間","toolbar.google.com/zh-CN","afs","1000016002");" onmouseout="isShowGg = false;InTextAds_GgLayer="_u5B58_u50A8_u5668"">儲存空間,要附加儲存空間晶片,其保密性差,斷電後資料易丟失. CPLD 採用最佳的E2CMOS 技術。

 

 

-----------------------

儘管ＦＰＧＡ和ＣＰＬＤ都是可程式化ＡＳＩＣ器件,有很多共同特點,但由於ＣＰＬＤ和ＦＰＧＡ結構上的差異,具有各自的特點:
①ＣＰＬＤ更適合完成各種演算法和組合邏輯,ＦＰ ＧＡ更適合於完成時序邏輯。換句話說,ＦＰＧＡ更適合於觸發器豐富的結構,而ＣＰＬＤ更適合於觸發器有限而乘積項豐富的結構。

②ＣＰＬＤ的連續式布線結構決定了它的時序延遲是均勻的和可預測的,而ＦＰＧＡ的分段式布線結構決定了其延遲的不可預測性。

③在編程上ＦＰＧＡ比ＣＰＬＤ具有更大的靈活性。ＣＰＬＤ通過修改具有固定內連電路的邏輯功能來編程,ＦＰＧＡ主要通過改變內部連線的布線來編程;ＦＰ ＧＡ可在邏輯門下編程,而ＣＰＬＤ是在邏輯塊下編程。

④ＦＰＧＡ的整合度比ＣＰＬＤ高,具有更複雜的布線結構和邏輯實現。

⑤ＣＰＬＤ比ＦＰＧＡ使用起來更方便。ＣＰＬＤ的編程採用Ｅ2ＰＲＯＭ或ＦＡＳＴＦＬＡＳＨ技術,無需外部儲存空間晶片,使用簡單。而ＦＰＧＡ的編程資訊需存放在外部儲存空間上,使用方法複雜。

⑥ＣＰＬＤ的速度比ＦＰＧＡ快,並且具有較大的時間可預測性。這是由於ＦＰＧＡ是門級編程,並且ＣＬＢ之間採用分布式互聯,而ＣＰＬＤ是邏輯塊級編程,並且其邏輯塊之間的互聯是集總式的。

⑦在編程方式上,ＣＰＬＤ主要是基於Ｅ2ＰＲＯＭ或ＦＬＡＳＨ儲存空間編程,編程次數可達1萬次,優點是系統斷電時編程資訊也不丟失。ＣＰＬＤ又可分為在編程器上編程和在系統編程兩類。ＦＰＧＡ大部分是基於ＳＲＡＭ編程,編程資訊在系統斷電時丟失,每次上電時,需從器件外部將編程資料重新寫入ＳＲＡＭ中。其優點是可以編程任意次,可在工作中快速編程,從而實現板級和系統級的動態配置。

⑧ＣＰＬＤ保密性好,ＦＰＧＡ保密性差。

⑨一般情況下,ＣＰＬＤ的功耗要比ＦＰＧＡ大,且整合度越高越明顯。

------------------------------------------------------

 

1.CPLD
CPLD主要是由可程式化邏輯宏單元（LMC，Logic Macro Cell）圍繞中心的可程式化互連矩陣單元組成，其中LMC邏輯結構較複雜，並具有複雜的I/O單元互連結構，可由使用者根據需要產生特定的電路結構，完成一定的功能。由於 CPLD內部採用固定長度的金屬線進行各邏輯塊的互連，所以設計的邏輯電路具有時間可預測性，避免了分段式互連結構時序不完全預測的缺點。到90年代， CPLD發展更為迅速，不僅具有電擦除特性，而且出現了邊緣掃描及線上可程式化等進階特性。較常用的有Xilinx公司的EPLD和Altera公司的 CPLD。
2. FPGA
FPGA通常包含三類可程式化資源：可程式化邏輯功能塊、可程式化I/O塊和可程式化互連。可程式化邏輯功能塊是實現使用者功能的基本單元，它們通常排列成一個陣列，散佈於整個晶片；可程式化I/O塊完成晶片上邏輯與外部封裝腳的介面，常圍繞著陣列排列於晶片四周；可程式化內部互連包括各種長度的連線線段和一些可程式化串連開關，它們將各個可程式化邏輯塊或I/O塊串連起矗?鉤商囟üδ艿牡緶貳２煌?Ъ疑??腇PGA在可程式化邏輯塊的規模，內部互連線的結構和採用的可程式化元件上存在較大的差異。較常用的有Altera、Xinlinx和Actel公司的FPGA。FPGA一般用於邏輯模擬。電路設計工程師設計一個電路首先要確定線路，然後進行軟體類比及最佳化，以確認所設計電路的功能及效能。然而隨著電路規模的不斷增大，工作頻率的不斷提高，將會給電路引入許多分布參數的影響，而這些影響用軟體類比的方法較難反映出來，所以有必要做硬體模擬。FPGA就可以實現硬體模擬以做成模型機。將軟體類比後的線路經一定處理後下載到FPGA，就可容易地得到一個模型機，從該模型機，設計者就很直觀地測試其邏輯功能及效能指標。