FPGA Verilog 硬體描述 + NIOS II 軟核設計 EPCS FLASH 容量解讀 （實現最大的利用價值）

文章目錄

• 結論：

FPGA Verilog 硬體描述 + NIOS II 軟核設計

EPCS FLASH 容量解讀 （實現最大的利用價值）

一些基本外設（NIOS/F,SDRAM,LED,KEY,EPCS,JTAG_UART等）

（SOPC IP設計）

Quartus II Verilog TOP File

綜合後Quartus II 報表

可見，差不多用了1/2的FPGA，相當於120KB的二進位檔案

NIOS II中Water_LED程式設計

NIOS II軟體系統編譯結果

由可知，最基本的滿足SDRAM+EPCS+JTAG_UART+LED+KEY的SOPC硬核設計，以及在NIOS II最簡單的流水燈設計，只花費了57KB。

結論：

（一）對於EP2C ，假設我們以上最基本的設計來計算容量，則

Verilog+NIOS II = 120KB+57KB=177KB>128KB

所以EPCS1不夠用

因此，（1）若Verilog量相當大，EPCS1一般不夠用（149KB > 128KB）

（2） 上系統，一般EPCS1也不夠用

若用EPCS4，512KB>177KB，即使硬體描述用了100%，也還有512-57-149=306KB的容量

STC12C1052 51單片機 只有1KB 的FLASH（306倍）

STC89LE516RD+（增強型）單片機 61KB的FLASH（5倍）

ARM7 STM32F103ZET6有512 KB的FLASH（0.6倍）

根據以上資料，您應該看得到，EPCS4是否能滿足你的需求

更多關於EPCS16,EPCS64，請自己算

 

（二） 同樣對於EP2C8，我們直接忽略EPCS1，計算EPCS4

Verilog+NIOS II = 120KB+57KB=177KB << 512KB

因此，（1）若Verilog量相當大，EPCS4一般不夠用（242KB << 512KB）

（2）若上系統，512KB>177KB，即使硬體描述用了100%，也還有512-57-242=213KB的容量

STC12C1052 51單片機 只有1KB 的FLASH（213倍）

STC89LE516RD+（增強型）單片機 61KB的FLASH（4倍）

ARM7 STM32F103ZET6有512 KB的FLASH（0.4倍）

根據以上資料，您應該看得到，EPCS4是否能滿足你的需求

再不行，用EPCS16,EPCS64,EPCS128

 

 

NIOS II 的那個bmp上有個問題，那個不知道怎麼解決。願會的給點指點。

 

謝謝ZLG的《SOPC嵌入式系統設計基礎》，我才搞懂了這個，

如果其中有什麼錯誤，請指正，謝謝。。。