【轉】PC架構系列：CPU/RAM/IO匯流排的發展曆史！

標籤：

1. 從 IBM PC XT 架構開始...

一開始PC的設計中，CPU/RAM/IO都是被一條匯流排（BUS）串連起來，所有的組件都必須在同步的模式下面工作，由CPU來決定的其他裝置工作在什麼頻率（Frequency）上。這樣就帶來一個"互鎖" （locked to each other ）效應，即大家都被限定在一個被所有裝置所能承受的通用時鐘頻率（Clock Frequency）上面，系統的整體效能不高。

2. 匯流排的第一次切分



1987年，康柏（Compaq）公司想到一個辦法，將系統匯流排與I/O匯流排切分開來，可以使得2個不同的匯流排工作在不同的時鐘頻率上面。CPU和記憶體仍舊工作在自己的公用匯流排上（the System Bus），獨立於所有的I/O裝置，可以使得高速的CPU/RAM組件擺脫低速I/O裝置的束縛。

這裡的Bridge，就是我們現在所說的南橋（South Bridge）晶片的前身，而且此處可以看到Bridge實際起到了一個降頻的作用（讓我聯想到了AMD K8 CPU的分頻機制，這個稍後會在跟大家做詳細說明）。

3. CPU倍頻的出現



從80486開始，CPU的發展迅猛，頻率大幅攀升，記憶體開始變得跟不上CPU的發展步伐了！Intel 於是決定在80486中引入倍頻（Clock Doubler）的概念！記憶體依舊工作在系統匯流排上，與系統匯流排保持同樣的工作頻率，而CPU實際的內部工作頻率（就是我們常說的CPU主頻）是：

CPU 主頻 = 外頻（系統匯流排頻率/System Bus Frequency）* 倍頻 (Clock doubler) 
CPU 主頻 = 33 MHz * 2 = 66 MHz

用Intel P4 2.8C為例子則是：200 MHz * 14 = 2800 MHz = 2.8 GHz

4. 北橋晶片/前端匯流排的出現


從前面幾點可以看到，PC結構變化的趨勢是把速率慢的裝置與速率快的裝置用切割匯流排的方式，進行隔離。而這發展到後來，就終於演變出來了北橋（North Bridge）晶片！記憶體與北橋間的匯流排稱為記憶體匯流排，把CPU與北橋間串連的這段匯流排成為前端匯流排(Front Side Bus，FSB），也就是系統匯流排（System Bus）！

得益於Intel的QDR (Quad Data Rate)技術，Pentium 4的CPU可以在每個刻度傳輸4次資料，所以當FSB的工作頻率在200 MHz的時候，FSB的等效頻率為200MHz * 4 = 800 MHz ！

註：常說的FSB 800，實際是FSB的等效頻率，並不是FSB實際的工作頻率！

 

原文地址：http://blog.csdn.net/xport/article/details/1387928

【轉】PC架構系列：CPU/RAM/IO匯流排的發展曆史！