基於LVDS技術的遠端資料轉送系統實現

基於LVDS技術的遠端資料轉送系統實現

[日期：2008-7-1]

來源：中電網  作者：劉麗華，李鵬

[字型：大 中 小]

　

引言

現在，各種系列的傳輸裝置或傳輸系統均使用價格便宜、取材方便的雙絞線。來傳輸高品質的視頻訊號、音頻訊號和控制資料。且其傳輸距離可選。雖然使用品牌系列雙絞線所組成的傳輸系統具有獨特亮度／色度處理、多級瞬態衝擊保護及超強的幹擾抑制能力，但在資料高速傳輸中，其高可靠性技術指標卻並不能符合要求，其所面臨的問題是如何應用先進的技術來保證資料在雙絞線纜中的高速傳輸。而將低電壓差分訊號(LVDS)串列器一解串器用於雙絞線電纜資料高速傳輸系統不失為一種新技術，MAXIM公司的MAX9205／MAX9206正是利用這種技術完成了高頻訊號的遠端傳輸。

1 LVDS技術及其優勢

LVDS介面又稱RS-644匯流排介面，是20世紀90年代出現的一種資料轉送和介面技術。LVDS是一種小振幅差分訊號技術，使用非常低的幅度訊號(約350 mV)，它通過一對差分PCB走線或平衡電纜來傳輸資料。其單個通道傳輸速率可達到每秒數百兆位元。其特有的低振幅及恒流源驅動方式只產生極低的雜訊，且其功耗非常小。其傳輸介質可以是銅質的PCB連線，也可以是平衡電纜。

LVDS技術和其它介面相比。有著很大的優勢，主要表現在下面幾個方面：

(1)高速率

由於LVDS邏輯狀態間的電壓變化僅為300mV，因而能非常快地改變狀態，從而實現高速率。

(2)低功耗

隨著工作頻率的增加，LVDS的電源電流仍保持平坦，而CMOS和TTL技術的電源電流則會隨頻率增加而指數上升，這得益於使用恒流線路磁碟機。LVDS的電流源可把輸出電流限制到約3．5mA，同時也能限制跳變期間產生的任何尖峰電流。這樣，在得到高達1．5 Gbps的高資料率的同時卻不明顯增加功耗。恒流驅動輸出還能容忍傳輸線的短路或接地而不會產生熱問題。由於LVDS降低了終端電阻壓降，因此也降低了電路的總功耗。

(3)雜訊效能好

LVDS產生的電磁幹擾很低，這是因為採用了低電壓擺幅、低邊沿速率、奇模式差分訊號、恒流磁碟機的原因。其Icc尖峰只產生很低的輻射。通過減小電壓擺幅和電流能量，LVDS可把場強減到了最小；其差分磁碟機還引入了奇模式傳輸，即等量方向相反的電流分別在傳輸線上傳輸。以形成電流環路。從而使電流迴路產生最低的電磁幹擾；在差分訊號的傳輸中，由於差分接收器只響應正負輸入之差，因此當雜訊同時出現在兩個輸入中時，其差分訊號的幅度並不受影響。

(4)具有故障安全(fail-safe)特性

由於恒流式驅動不會對系統造成任何損害，所以，LVDS磁碟機可以帶電插拔。LVDS的另一特點是接收器的故障保護功能，LVDS接收器在內部提供了可靠性線路。故可保證在接收器輸入懸空、短路以及接收器輸入處於磁碟機三態輸出或磁碟機供電終止等情況下的可靠輸出(約定為“1”)，從而防止輸出產生振蕩。

(5)整合能力強

由於可在標準的CMOS工藝中實現高速LVDS，故採用LVDS類比電路整合複雜的數字功能是非常有利的。

基於LVDS技術的眾多優點。面向LVDS的電路模組越來越多。本文的LVDS串列器／解串器MAX9205／MAX9206就是其中最典型的一對器件。

2 MAX9205和MAX9206概述

MAX9205和MAX9206是美信公司推出的一組差分訊號晶片集。其中MAX9205可將1O位並行COM資料或TTL資料轉換成具有內嵌時鐘的高速串列資料流；MAX9206則是可接收該串列資料流並將它們轉換為並行資料的解串器。同時又可以重建並行時鐘。該器件組進行資料轉換採用的是內嵌時鐘，這樣就可有效解決由於時鐘與資料的不嚴格同步而制約高速傳輸的瓶頸問題。MAX9205／MAX9206的內部結構及應用方法1所示。

2．1 MAX9205和MAX9206的工作原理

MAX9205 LVDS串列器和MAX9206 LVDS解串器能夠通過差分特性阻抗為100 Ω的串列點對點鏈路來傳輸高速資料。MAX9205和MAX9206的並行時鐘頻率範圍為16～40 MHz。在資料轉換的時候，串列器元件內部將自動加上兩個資料位元，即在並行送入的10位元據中加上一個起始位(1)和一個終止位(0)，這樣，串列器輸出就形成了一個12位的串列資料流，而解串器在接收資料的同時，則根據接收資料終止位和起始位之間的上升沿來恢複並行時鐘頻率。

2．2 MAX9205／MAX9206的工作模式

MAX9205和MAX9206具有初始化、同步模式、資料轉送模式和省電模式這四種工作狀態．現分別介紹如下：

(1)初始化

上電後，各個管腳的輸出為高阻狀態．之後啟動鎖相環工作並跟隨本地時鐘，一旦鎖存時鐘訊號後，就可以準備發送資料訊號。

(2)同步模式

MAX9205具有兩個同步模式選擇位SYNC1和SYNC2，初始化之後就可以根據這兩位的狀態來決定晶片是進行同步模式還是資料轉送模式。當兩者之中有一個管腳持續6個周期的高狀態後．晶片就會傳輸1024個周期的同步訊號。同步訊號是由6個連續的0和6個連續的1組成的串列資料流。

(3)資料轉送模式

初始化完成後，若同步管腳都為0。則進行資料轉送。此時串列器用TCLK端選通輸入資料並存入10位輸入鎖存器。發送時從中取出資料，再加上作為內嵌時鐘的起始位(1)和終止位(0)各一位，將總共12位元據順序發送至串列差分連接埠，然後由解串器將接收到的串列資料轉換為10位並行資料並存入輸出鎖存器，同時從內嵌時鐘中恢複並重建並行時鐘，並以此時鐘來選通輸出鎖存器及輸出資料。

(4)省電模式

串列器和解串器均可以工作在省電模式。當沒有資料轉送時，可以通過設定管腳pwden將晶片置於省電模式。這時鎖相環停止工作，輸出為三態，電流也降低到幾個毫安。

3 遠端高速資料轉送系統的實現

在高速遠端資料轉送中，訊號的傳輸品質是整個系統功效的一個測試標準，由於高頻率訊號的變換較快，加上外部雜訊和傳輸線路的衰減以及器件本身的限制等影響，高速資料系統的設計一直是工程上的一個難題。綜合考慮這些因素，本系統採用串列器／解串器的方法來進行資料的傳輸設計。

3．1 系統工作流程

本設計是一個遠端顯示的系統設計，要求將接收並處理過的資料在遠端顯示出來。其具體過程是使發射系統每3 600μs發送一幀資料，由資料擷取系統對外部訊號進行A／D採樣．再送入DSP中進行訊號處理以得到訊號的某些特徵。然後由DSP將處理過的資訊發送給FPGA．這些處理過的資料是6000個八位的視頻資料，速率為2MB／s。FPGA先將接收到的資料存放區在雙口RAM中。然後從雙口RAM中將資料送入串列器。並通過串列器將訊號發送給傳輸線，遠端的接收系統再通過解串器進行一個反過程以將訊號恢複為八位並行資料，最後送給顯示系統。其總體流程2所示。

3．2 資料發送及接收的實現

資料的採集及處理主要是根據具體的系統要求來擷取訊號的某些特徵。這裡著重介紹了訊號的發送和接收部分以及其中用到的LVDS技術。

傳統的高速訊號送入雙絞線路進行遠端傳輸的主要是利用軟體方法將並行訊號轉換為串列訊號，然後經過差分晶片將這種單路訊號轉換為兩路訊號，再送入雙絞線路進行傳輸，最後在接收端將接收到的訊號採用軟體將串列轉換為並行。這種方法結構簡單，軟體設計也較為容易。但是，這種方法存在資料和時鐘的同步問題，即在接收端很難提取到時鐘訊號。從而會導致傳輸的失敗。基於此，設計時可選擇串列器解串器的方法，即採用元件的內嵌時鐘來自動回復。實踐證明：這種方法的確能夠很好的恢複發送端的訊號。發送過程和接收過程的流程圖3所示。

目前串列器解串器產品發展十分迅速．有些產品已經突破700 Mbps的傳輸速率。因此，對於更高傳輸要求的系統設計．這種方法不失為一種很好的解決方案。

3．3 設計中應注意的問題

由於MAX9205／MAX9206工作頻率較高，可以實現160～400 Mbps的資料轉送率，因此。其應用要求也比較嚴格。下面是在系統設計和應用過程中需要注意的問題：

(1)由於串列器和解串器都存在兩種電平訊號(TTL乘LVDS)，所以在電路板設計過程中，推薦將這兩種電平訊號放置在不同的層面進行走線，並在中間用電源層或地層隔開，以防兩種電平訊號之間出現幹擾。

(2)由於訊號的頻率較高，所以LVDS訊號走線要盡量短，並且兩路差分訊號走線距離要盡量相等，以防兩路訊號存在相位差異。減小訊號的傳輸誤差。

(3)系統的時鐘訊號要求比較嚴格，MAX9205要求時鐘的抖動最大為150 ps，時鐘轉換時間最大為6 ns，因此，在器件的選擇以及時鐘線的走線上要謹慎處理。盡量保證時鐘訊號的品質。

(4)串列器和解串器的應用有嚴格要求，阻抗匹配問題也要注意，以保證接收端能夠接收到正確的訊號。

(5)雙絞線傳輸媒介的平衡性也是決定訊號品質的一個重要因素。

4 結束語

LVDS技術是一種低擺幅的電壓差分訊號，由於其抗雜訊能力較強、功耗較低，目前LVDS技術能在廣泛的應用領域裡解決高速資料轉送問題。近年來，隨著體繫結構技術和半導體工藝的發展，IC晶片上的時鐘頻率提高很快。但這也對晶片、電路底版、機箱以及機櫃之間的互連速度提出了更迫切的要求。現代高效能微處理器的速度已經突破了1 GHz，晶片間的傳輸速率也達到了幾百兆赫茲。但是，常規的CMOS和TTL由於自身的電路特性和訊號特點。很難在晶片外進行200 MHz以上的訊號傳輸。因此，大多數的微處理器的外部工作頻率都降低到內部的一半，甚至更低。這就大大限制了微處理器高速效能的發揮。對於這個問題，LVDS技術也可作為一個有效解決方案。因此，LVDS技術必將具有廣泛的應用前景。基於LVDS技術電路的模組也必將得到更廣泛的應用。