將PADS LOGIC 畫的原理圖匯入PADS LAYOUT

 

August 23th, 2012

關於如何將原理圖匯入PCB檔案，發現一個更方便快捷的操作方法，具體操作如下：

1> 開啟需要進行處理的原理圖檔案，將用PADS LAYOUT建立一個空PCB檔案並開啟；
2> 然後在PADS LOGIC中，執行TOOLS -> LAYOUT NETLIST -> DESIGN -> ECO TO PCB;
3> 如果匯入處理程序中發現錯誤，則會產生並自動開啟一個.ERR尾碼的錯誤報表檔案;
4> 如果匯入處理程序正確，則不會建置錯誤報告，並且在建立的PCB檔案座標原點處，就堆放好元件封裝了

 

然後還有一個問題，在設計過程中，將原理圖的電氣串連更新到PCB檔案後，如果需要中途對原理圖中元件的封裝變更，如何將更改後的元件封裝更與同步至PCB呢？具體說明如下：

1> 在PADS LOGIC中，執行，TOOLS -> LAYOUT NETLIST -> PREFERENCES選項卡 -> COMPARE PCB DECAL ASSIGNMENT；

2> 然後，選擇在DESIGN選項卡中，執行ECO TO PCB，則在PCB元件封裝將被原理圖中元件屬性中封裝列表的第一個封裝形式更新。

 

 

 

August  22th, 2012

今天，初略做了個統計，發現目前國內的電子公司用PADS畫PCB比較多，於是下決心學PADS。

 

 

在PADS LOGIC 中畫好一個簡單的原理圖後，欲將元件封裝和電氣網路匯入到PADS LAYOUT 中，進行元件的LAYOUT和布線。

但是，從LOGIC 的原理圖匯出“PADS Layout Rules(.asc)"檔案時，卡殼了，一直不能成功匯入到ROUTER中。

操作流程如下：菜單File -> Export -> PADS Layout Rules，然後儲存檔案成功。

接下來，開啟ROUTER，欲匯入元件和網路，結果，匯入了N+1次，在ROUTER 中原點位置都沒有正常出現元件。

操作流程如下：菜單File -> Import -> xxx.asc，然後，在資訊輸出框顯示如下內容：

d:\PADS Projects\Layout_Session.logReading file -- S:\PADS\MCU.asc -- version 9.0.* **NO ERRORS FOUND**

雖然，系統提示沒發現任何錯誤，但在PCB檔案的原點卻沒有出現任何元件。失敗了！

在網路搜尋了大半天，結果終於找個解決方案了。原文如下：

1.進行DRC檢查，看看有沒有電氣串連錯誤的，如果沒有錯誤，進行下一步；

2.產生網路表；3.確認你原理圖中的所有元器件的PCB封裝在layout中都存在，要是有些原件沒有封裝，必須先根據datasheet或者實物製作封裝庫；4.確認所有的PCB封裝都存在之後，匯入logic產生的網表；5.匯入成功後，設定布線規則，然後就可以布線了；6.布線的時候注意元器件的影響及各種訊號之間的影響。

具體操作如下：

在LOGIC軟體中畫好原理圖，開啟菜單Tool -> Layout Netlist -> 儲存xxx.asc檔案。

然後，系統就出現一個xxx.err的結果資訊檔，詳細結果都在檔案中描述了。

如果沒有錯誤，就可以進入ROUTER中進行元件布局了。

操作流程如下：菜單File -> Import -> xxx.asc，然後，彈出一個ascii.err錯誤資訊文字檔，顯示如下內容：
Reading file --  S:\PADS\MCU.asc*Bad *CONNECTION* ascii data format, nets must contain more than one pin. Signal +12VWarning: deleting signal +12V**INPUT WARNINGS FOUND**
然後，ROUTER中彈出一個提示框，資訊內容如下：
Warning:  Improper data found in file X:\xxx.asc may be ignored.
此時，在ROUTER的原點就出現了元件。
至於錯誤資訊具體代表什麼意思，有待繼續學習。