Makefile書寫規則與書寫命令

 

書寫規則
————

規則包含兩個部分，一個是依賴關係，一個是產生目標的方法。

在Makefile中，規則的順序是很重要的，因為，Makefile中只應該有一個最終目標，其它的目標都是被這個目標所連帶出來的，所以一定要讓make知道你的最終目標是什麼。一般來說，定義在Makefile中的目標可能會有很多，但是第一條規則中的目標將被確立為最終的目標。如果第一條規則中的目標有很多個，那麼，第一個目標會成為最終的目標。make所完成的也就是這個目標。

好了，還是讓我們來看一看如何書寫規則。

一、規則舉例

    foo.o : foo.c defs.h       # foo模組
            cc -c -g foo.c

看到這個例子，各位應該不是很陌生了，前面也已說過，foo.o是我們的目標，foo.c和defs.h是目標所依賴的源檔案，而只有一個命令“cc -c -g foo.c”（以Tab鍵開頭）。這個規則告訴我們兩件事：

    1、檔案的依賴關係，foo.o依賴於foo.c和defs.h的檔案，如果foo.c和defs.h的檔案日期要比foo.o檔案日期要新，或是foo.o不存在，那麼依賴關係發生。
    2、如果產生（或更新）foo.o檔案。也就是那個cc命令，其說明了，如何產生foo.o這個檔案。（當然foo.c檔案include了defs.h檔案）

二、規則的文法

      targets : prerequisites
        command
        ...

      或是這樣：

      targets : prerequisites ; command
            command
            ...

targets是檔案名稱，以空格分開，可以使用萬用字元。一般來說，我們的目標基本上是一個檔案，但也有可能是多個檔案。

command是命令列，如果其不與“target:prerequisites”在一行，那麼，必須以[Tab鍵]開頭，如果和prerequisites在一行，那麼可以用分號做為分隔。（見上）

prerequisites也就是目標所依賴的檔案（或依賴目標）。如果其中的某個檔案要比目標檔案要新，那麼，目標就被認為是“過時的”，被認為是需要重產生的。這個在前面已經講過了。

如果命令太長，你可以使用反斜框（‘/’）作為分行符號。make對一行上有多少個字元沒有限制。規則告訴make兩件事，檔案的依賴關係和如何成成目標檔案。

一般來說，make會以UNIX的標準Shell，也就是/bin/sh來執行命令。

三、在規則中使用萬用字元

如果我們想定義一系列比較類似的檔案，我們很自然地就想起使用萬用字元。make支援三各萬用字元：“*”，“?”和“[...]”。這是和Unix的B-Shell是相同的。

波浪號（“~”）字元在檔案名稱中也有比較特殊的用途。如果是“~/test”，這就表示目前使用者的$HOME目錄下的test目錄。而“~hchen/test”則表示使用者hchen的宿主目錄下的test目錄。（這些都是Unix下的小知識了，make也支援）而在Windows或是MS-DOS下，使用者沒有宿主目錄，那麼波浪號所指的目錄則根據環境變數“HOME”而定。

萬用字元代替了你一系列的檔案，如“*.c”表示所以尾碼為c的檔案。一個需要我們注意的是，如果我們的檔案名稱中有萬用字元，如：“*”，那麼可以用逸出字元“/”，如“/*”來表示真實的“*”字元，而不是任意長度的字串。

好吧，還是先來看幾個例子吧：

    clean:
         rm -f *.o

    上面這個例子我不不多說了，這是作業系統Shell所支援的萬用字元。這是在命令中的萬用字元。

    print: *.c
         lpr -p $?
         touch print

    上面這個例子說明了萬用字元也可以在我們的規則中，目標print依賴於所有的[.c]檔案。其中的“$?”是一個自動化變數，我會在後面給你講述。

    objects = *.o

    上面這個例子，表示了，通符同樣可以用在變數中。並不是說[*.o]會展開，不！objects的值就是“*.o”。Makefile中的變數其實就是C/C++中的宏。如果你要讓萬用字元在變數中展開，也就是讓objects的值是所有[.o]的檔案名稱的集合，那麼，你可以這樣：

    objects := $(wildcard *.o)

這種用法由關鍵字“wildcard”指出，關於Makefile的關鍵字，我們將在後面討論。

四、檔案搜尋

在一些大的工程中，有大量的源檔案，我們通常的做法是把這許多的源檔案分類，並存放在不同的目錄中。所以，當make需要去找尋檔案的依賴關係時，你可以在檔案前加上路徑，但最好的方法是把一個路徑告訴make，讓make在自動去找。

Makefile檔案中的特殊變數“VPATH”就是完成這個功能的，如果沒有指明這個變數，make只會在當前的目錄中去找尋依賴檔案和目標檔案。如果定義了這個變數，那麼，make就會在噹噹前目錄找不到的情況下，到所指定的目錄中去找尋檔案了。

    VPATH = src:../headers

上面的的定義指定兩個目錄，“src”和“../headers”，make會按照這個順序進行搜尋。目錄由“冒號”分隔。（當然，目前的目錄永遠是最高優先搜尋的地方）

另一個設定檔案搜尋路徑的方法是使用make的“vpath”關鍵字（注意，它是全小寫），這不是變數，這是一個make的關鍵字，這和上面提到的那個VPATH變數很類似，但是它更為靈活。它可以指定不同的檔案在不同的搜尋目錄中。這是一個很靈活的功能。它的使用方法有三種：

    1、vpath <pattern> <directories>

    為符合模式<pattern>的檔案指定搜尋目錄<directories>。

    2、vpath <pattern>

    清除符合模式<pattern>的檔案的搜尋目錄。

    3、vpath

    清除所有已被設定好了的檔案搜尋目錄。

vapth使用方法中的<pattern>需要包含“%”字元。“%”的意思是匹配零或若干字元，例如，“%.h”表示所有以“.h”結尾的檔案。<pattern>指定了要搜尋的檔案集，而<directories>則指定了<pattern>的檔案集的搜尋的目錄。例如：

    vpath %.h ../headers

該語句表示，要求make在“../headers”目錄下搜尋所有以“.h”結尾的檔案。（如果某檔案在目前的目錄沒有找到的話）

我們可以連續地使用vpath語句，以指定不同搜尋策略。如果連續的vpath語句中出現了相同的<pattern>，或是被重複了的<pattern>，那麼，make會按照vpath語句的先後順序來執行搜尋。如：

    vpath %.c foo
    vpath %   blish
    vpath %.c bar

其表示“.c”結尾的檔案，先在“foo”目錄，然後是“blish”，最後是“bar”目錄。

    vpath %.c foo:bar
    vpath %   blish

而上面的語句則表示“.c”結尾的檔案，先在“foo”目錄，然後是“bar”目錄，最後才是“blish”目錄。

五、偽目標

最早先的一個例子中，我們提到過一個“clean”的目標，這是一個“偽目標”，

    clean:
            rm *.o temp

正像我們前面例子中的“clean”一樣，即然我們產生了許多檔案編譯檔案，我們也應該提供一個清除它們的“目標”以備完整地重編譯而用。 （以“make clean”來使用該目標）

因為，我們並不產生“clean”這個檔案。“偽目標”並不是一個檔案，只是一個標籤，由於“偽目標”不是檔案，所以make無法產生它的依賴關係和決定它是否要執行。我們只有通過顯示地指明這個“目標”才能讓其生效。當然，“偽目標”的取名不能和檔案名稱重名，不然其就失去了“偽目標”的意義了。

當然，為了避免和檔案重名的這種情況，我們可以使用一個特殊的標記“.PHONY”來顯示地指明一個目標是“偽目標”，向make說明，不管是否有這個檔案，這個目標就是“偽目標”。

    .PHONY : clean

只要有這個聲明，不管是否有“clean”檔案，要運行“clean”這個目標，只有“make clean”這樣。於是整個過程可以這樣寫：

     .PHONY: clean
    clean:
            rm *.o temp

偽目標一般沒有依賴的檔案。但是，我們也可以為偽目標指定所依賴的檔案。偽目標同樣可以作為“預設目標”，只要將其放在第一個。一個樣本就是，如果你的Makefile需要一口氣產生若干個可執行檔，但你只想簡單地敲一個make完事，並且，所有的目標檔案都寫在一個Makefile中，那麼你可以使用“偽目標”這個特性：

    all : prog1 prog2 prog3
    .PHONY : all

    prog1 : prog1.o utils.o
            cc -o prog1 prog1.o utils.o

    prog2 : prog2.o
            cc -o prog2 prog2.o

    prog3 : prog3.o sort.o utils.o
            cc -o prog3 prog3.o sort.o utils.o

我們知道，Makefile中的第一個目標會被作為其預設目標。我們聲明了一個“all”的偽目標，其依賴於其它三個目標。由於偽目標的特性是，總是被執行的，所以其依賴的那三個目標就總是不如“all”這個目標新。所以，其它三個目標的規則總是會被決議。也就達到了我們一口氣產生多個目標的目的。“.PHONY : all”聲明了“all”這個目標為“偽目標”。

隨便提一句，從上面的例子我們可以看出，目標也可以成為依賴。所以，偽目標同樣也可成為依賴。看下面的例子：

    .PHONY: cleanall cleanobj cleandiff

    cleanall : cleanobj cleandiff
            rm program

    cleanobj :
            rm *.o

    cleandiff :
            rm *.diff

“make clean”將清除所有要被清除的檔案。“cleanobj”和“cleandiff”這兩個偽目標有點像“子程式”的意思。我們可以輸入“make cleanall”和“make cleanobj”和“make cleandiff”命令來達到清除不同種類檔案的目的。

六、多目標

Makefile的規則中的目標可以不止一個，其支援多目標，有可能我們的多個目標同時依賴於一個檔案，並且其產生的命令大體類似。於是我們就能把其合并起來。當然，多個目標的建置規則的執行命令是同一個，這可能會可我們帶來麻煩，不過好在我們的可以使用一個自動化變數“$@”（關於自動化變數，將在後面講述），這個變數表示著目前規則中所有的目標的集合，這樣說可能很抽象，還是看一個例子吧。

    bigoutput littleoutput : text.g
            generate text.g -$(subst output,,$@) > $@

    上述規則等價於：

    bigoutput : text.g
            generate text.g -big > bigoutput
    littleoutput : text.g
            generate text.g -little > littleoutput

    其中，-$(subst output,,$@)中的“$”表示執行一個Makefile的函數，函數名為subst，後面的為參數。關於函數，將在後面講述。這裡的這個函數是截取字串的意思，“$@”表示目標的集合，就像一個數組，“$@”依次取出目標，並執於命令。

七、靜態模式

靜態模式可以更加容易地定義多目標的規則，可以讓我們的規則變得更加的有彈性和靈活。我們還是先來看一下文法：

    <targets ...>: <target-pattern>: <prereq-patterns ...>
            <commands>
            ...

    targets定義了一系列的目標檔案，可以有萬用字元。是目標的一個集合。

    target-parrtern是指明了targets的模式，也就是的目的地組模式。

    prereq-parrterns是目標的依賴模式，它對target-parrtern形成的模式再進行一次依賴目標的定義。

這樣描述這三個東西，可能還是沒有說清楚，還是舉個例子來說明一下吧。如果我們的<target-parrtern>定義成“%.o”，意思是我們的<target>集合中都是以“.o”結尾的，而如果我們的<prereq-parrterns>定義成“%.c”，意思是對<target-parrtern>所形成的目的地組進行二次定義，其計算方法是，取<target-parrtern>模式中的“%”（也就是去掉了[.o]這個結尾），並為其加上[.c]這個結尾，形成的新集合。

所以，我們的“目標模式”或是“依賴模式”中都應該有“%”這個字元，如果你的檔案名稱中有“%”那麼你可以使用反斜線“/”進行轉義，來標明真實的“%”字元。

看一個例子：

    objects = foo.o bar.o

    all: $(objects)

    $(objects): %.o: %.c
            $(CC) -c $(CFLAGS) $< -o $@

上面的例子中，指明了我們的目標從$object中擷取，“%.o”表明要所有以“.o”結尾的目標，也就是“foo.o bar.o”，也就是變數$object集合的模式，而依賴模式“%.c”則模數式“%.o”的“%”，也就是“foo bar”，並為其加下“.c”的尾碼，於是，我們的依賴目標就是“foo.c bar.c”。而命令中的“$<”和“$@”則是自動化變數，“$<”表示所有的依賴目的地組（也就是“foo.c bar.c”），“$@”表示目的地組（也就是“foo.o bar.o”）。於是，上面的規則展開後等價於下面的規則：

    foo.o : foo.c
            $(CC) -c $(CFLAGS) foo.c -o foo.o
    bar.o : bar.c
            $(CC) -c $(CFLAGS) bar.c -o bar.o

試想，如果我們的“%.o”有幾百個，那種我們只要用這種很簡單的“靜態模式規則”就可以寫完一堆規則，實在是太有效率了。“靜態模式規則”的用法很靈活，如果用得好，那會一個很強大的功能。再看一個例子：

    files = foo.elc bar.o lose.o

    $(filter %.o,$(files)): %.o: %.c
            $(CC) -c $(CFLAGS) $< -o $@
    $(filter %.elc,$(files)): %.elc: %.el
            emacs -f batch-byte-compile $<

$(filter %.o,$(files))表示調用Makefile的filter函數，過濾“$filter”集，只要其中模式為“%.o”的內容。其的它內容，我就不用多說了吧。這個例字展示了Makefile中更大的彈性。

八、自動產生依賴性

在Makefile中，我們的依賴關係可能會需要包含一系列的標頭檔，比如，如果我們的main.c中有一句“#include "defs.h"”，那麼我們的依賴關係應該是：

    main.o : main.c defs.h

但是，如果是一個比較大型的工程，你必需清楚哪些C檔案包含了哪些標頭檔，並且，你在加入或刪除標頭檔時，也需要小心地修改Makefile，這是一個很沒有維護性的工作。為了避免這種繁重而又容易出錯的事情，我們可以使用C/C++編譯的一個功能。大多數的C/C++編譯器都支援一個“-M”的選項，即自動找尋源檔案中包含的標頭檔，並產生一個依賴關係。例如，如果我們執行下面的命令：

    cc -M main.c

其輸出是：

    main.o : main.c defs.h

於是由編譯器自動產生的依賴關係，這樣一來，你就不必再手動書寫若干檔案的依賴關係，而由編譯器自動產生了。需要提醒一句的是，如果你使用GNU的C/C++編譯器，你得用“-MM”參數，不然，“-M”參數會把一些標準庫的標頭檔也包含進來。

    gcc -M main.c的輸出是：

    main.o: main.c defs.h /usr/include/stdio.h /usr/include/features.h /
         /usr/include/sys/cdefs.h /usr/include/gnu/stubs.h /
         /usr/lib/gcc-lib/i486-suse-linux/2.95.3/include/stddef.h /
         /usr/include/bits/types.h /usr/include/bits/pthreadtypes.h /
         /usr/include/bits/sched.h /usr/include/libio.h /
         /usr/include/_G_config.h /usr/include/wchar.h /
         /usr/include/bits/wchar.h /usr/include/gconv.h /
         /usr/lib/gcc-lib/i486-suse-linux/2.95.3/include/stdarg.h /
         /usr/include/bits/stdio_lim.h

    gcc -MM main.c的輸出則是：

    main.o: main.c defs.h

那麼，編譯器的這個功能如何與我們的Makefile聯絡在一起呢。因為這樣一來，我們的Makefile也要根據這些源檔案重建，讓Makefile自已依賴於源檔案？這個功能並不現實，不過我們可以有其它手段來迂迴地實現這一功能。GNU組織建議把編譯器為每一個源檔案的自動產生的依賴關係放到一個檔案中，為每一個“name.c”的檔案都產生一個“name.d”的Makefile檔案，[.d]檔案中就存放對應[.c]檔案的依賴關係。

於是，我們可以寫出[.c]檔案和[.d]檔案的依賴關係，並讓make自動更新或自成[.d]檔案，並把其包含在我們的主Makefile中，這樣，我們就可以自動化地產生每個檔案的依賴關係了。

這裡，我們給出了一個模式規則來產生[.d]檔案：

    %.d: %.c
            @set -e; rm -f $@; /
             $(CC) -M $(CPPFLAGS) $< > $@.$$$$; /
             sed 's,/($*/)/.o[ :]*,/1.o $@ : ,g' < $@.$$$$ > $@; /
             rm -f $@.$$$$

這個規則的意思是，所有的[.d]檔案依賴於[.c]檔案，“rm -f $@”的意思是刪除所有的目標，也就是[.d]檔案，第二行的意思是，為每個依賴檔案“$<”，也就是[.c]檔案產生依賴檔案，“$@”表示模式“%.d”檔案，如果有一個C檔案是name.c，那麼“%”就是“name”，“$$$$”意為一個隨機編號，第二行產生的檔案有可能是“name.d.12345”，第三行使用sed命令做了一個替換，關於sed命令的用法請參看相關的使用文檔。第四行就是刪除臨時檔案。

總而言之，這個模式要做的事就是在編譯器產生的依賴關係中加入[.d]檔案的依賴，即把依賴關係：

    main.o : main.c defs.h

轉成：

    main.o main.d : main.c defs.h

於是，我們的[.d]檔案也會自動更新了，並會自動產生了，當然，你還可以在這個[.d]檔案中加入的不只是依賴關係，包括產生的命令也可一併加入，讓每個[.d]檔案都包含一個完賴的規則。一旦我們完成這個工作，接下來，我們就要把這些自動產生的規則放進我們的主Makefile中。我們可以使用Makefile的“include”命令，來引入別的Makefile檔案（前面講過），例如：

    sources = foo.c bar.c

    include $(sources:.c=.d)

上述語句中的“$(sources:.c=.d)”中的“.c=.d”的意思是做一個替換，把變數$(sources)所有[.c]的字串都替換成[.d]，關於這個“替換”的內容，在後面我會有更為詳細的講述。當然，你得注意次序，因為include是按次來載入檔案，最先載入的[.d]檔案中的目標會成為預設目標。

書寫命令
————

每條規則中的命令和作業系統Shell的命令列是一致的。make會一按順序一條一條的執行命令，每條命令的開頭必須以[Tab]鍵開頭，除非，命令是緊跟在依賴規則後面的分號後的。在命令列之間中的空格或是空行會被忽略，但是如果該空格或空行是以Tab鍵開頭的，那麼make會認為其是一個空命令。

我們在UNIX下可能會使用不同的Shell，但是make的命令預設是被“/bin/sh”——UNIX的標準Shell解釋執行的。除非你特別指定一個其它的Shell。Makefile中，“#”是注釋符，很像C/C++中的“//”，其後的本行字元都被注釋。

一、顯示命令

通常，make會把其要執行的命令列在命令執行前輸出到螢幕上。當我們用“@”字元在命令列前，那麼，這個命令將不被make顯示出來，最具代表性的例子是，我們用這個功能來像螢幕顯示一些資訊。如：

    @echo 正在編譯XXX模組......

當make執行時，會輸出“正在編譯XXX模組......”字串，但不會輸出命令，如果沒有“@”，那麼，make將輸出：

    echo 正在編譯XXX模組......
    正在編譯XXX模組......

如果make執行時，帶入make參數“-n”或“--just-print”，那麼其只是顯示命令，但不會執行命令，這個功能很有利於我們調試我們的Makefile，看看我們書寫的命令是執行起來是什麼樣子的或是什麼順序的。

而make參數“-s”或“--slient”則是全面禁止命令的顯示。

 

二、命令執行

當依賴目標新於目標時，也就是當規則的目標需要被更新時，make會一條一條的執行其後的命令。需要注意的是，如果你要讓上一條命令的結果應用在下一條命令時，你應該使用分號分隔這兩條命令。比如你的第一條命令是cd命令，你希望第二條命令得在cd之後的基礎上運行，那麼你就不能把這兩條命令寫在兩行上，而應該把這兩條命令寫在一行上，用分號分隔。如：

    樣本一：
        exec:
                cd /home/hchen
                pwd

    樣本二：
        exec:
                cd /home/hchen; pwd

當我們執行“make exec”時，第一個例子中的cd沒有作用，pwd會列印出當前的Makefile目錄，而第二個例子中，cd就起作用了，pwd會列印出“/home/hchen”。

make一般是使用環境變數SHELL中所定義的系統Shell來執行命令，預設情況下使用UNIX的標準Shell——/bin/sh來執行命令。但在MS-DOS下有點特殊，因為MS-DOS下沒有SHELL環境變數，當然你也可以指定。如果你指定了UNIX風格的目錄形式，首先，make會在SHELL所指定的路徑中找尋命令直譯器，如果找不到，其會在當前盤符中的目前的目錄中尋找，如果再找不到，其會在PATH環境變數中所定義的所有路徑中尋找。MS-DOS中，如果你定義的命令直譯器沒有找到，其會給你的命令直譯器加上諸如“.exe”、“.com”、“.bat”、“.sh”等尾碼。

三、命令出錯

每當命令運行完後，make會檢測每個命令的返回碼，如果命令返回成功，那麼make會執行下一條命令，當規則中所有的命令成功返回後，這個規則就算是成功完成了。如果一個規則中的某個命令出錯了（命令退出碼非零），那麼make就會終止執行當前規則，這將有可能終止所有規則的執行。

有些時候，命令的出錯並不表示就是錯誤的。例如mkdir命令，我們一定需要建立一個目錄，如果目錄不存在，那麼mkdir就成功執行，萬事大吉，如果目錄存在，那麼就出錯了。我們之所以使用mkdir的意思就是一定要有這樣的一個目錄，於是我們就不希望mkdir出錯而終止規則的運行。

為了做到這一點，忽略命令的出錯，我們可以在Makefile的命令列前加一個減號“-”（在Tab鍵之後），標記為不管命令出不出錯都認為是成功的。如：

   clean:
            -rm -f *.o

還有一個全域的辦法是，給make加上“-i”或是“--ignore-errors”參數，那麼，Makefile中所有命令都會忽略錯誤。而如果一個規則是以“.IGNORE”作為目標的，那麼這個規則中的所有命令將會忽略錯誤。這些是不同層級的防止命令出錯的方法，你可以根據你的不同喜歡設定。

還有一個要提一下的make的參數的是“-k”或是“--keep-going”，這個參數的意思是，如果某規則中的命令出錯了，那麼就終目該規則的執行，但繼續執行其它規則。

四、嵌套執行make

在一些大的工程中，我們會把我們不同模組或是不同功能的源檔案放在不同的目錄中，我們可以在每個目錄中都書寫一個該目錄的Makefile，這有利於讓我們的Makefile變得更加地簡潔，而不至於把所有的東西全部寫在一個Makefile中，這樣會很難維護我們的Makefile，這個技術對於我們模組編譯和分段編譯有著非常大的好處。

例如，我們有一個子目錄叫subdir，這個目錄下有個Makefile檔案，來指明了這個目錄下檔案的編譯規則。那麼我們總控的Makefile可以這樣書寫：

    subsystem:
            cd subdir && $(MAKE)

其等價於：

    subsystem:
            $(MAKE) -C subdir

定義$(MAKE)宏變數的意思是，也許我們的make需要一些參數，所以定義成一個變數比較利於維護。這兩個例子的意思都是先進入“subdir”目錄，然後執行make命令。

我們把這個Makefile叫做“總控Makefile”，總控Makefile的變數可以傳遞到下級的Makefile中（如果你顯示的聲明），但是不會覆蓋下層的Makefile中所定義的變數，除非指定了“-e”參數。

如果你要傳遞變數到下級Makefile中，那麼你可以使用這樣的聲明：

    export <variable ...>

如果你不想讓某些變數傳遞到下級Makefile中，那麼你可以這樣聲明：

    unexport <variable ...>

如：
   
    樣本一：

        export variable = value

        其等價於：

        variable = value
        export variable

        其等價於：

        export variable := value

        其等價於：

        variable := value
        export variable

    樣本二：

        export variable += value

        其等價於：

        variable += value
        export variable

如果你要傳遞所有的變數，那麼，只要一個export就行了。後面什麼也不用跟，表示傳遞所有的變數。

需要注意的是，有兩個變數，一個是SHELL，一個是MAKEFLAGS，這兩個變數不管你是否export，其總是要傳遞到下層Makefile中，特別是MAKEFILES變數，其中包含了make的參數資訊，如果我們執行“總控Makefile”時有make參數或是在上層Makefile中定義了這個變數，那麼MAKEFILES變數將會是這些參數，並會傳遞到下層Makefile中，這是一個系統級的環境變數。

但是make命令中的有幾個參數並不往下傳遞，它們是“-C”,“-f”,“-h”“-o”和“-W”（有關Makefile參數的細節將在後面說明），如果你不想往下層傳遞參數，那麼，你可以這樣來：

    subsystem:
            cd subdir && $(MAKE) MAKEFLAGS=

如果你定義了環境變數MAKEFLAGS，那麼你得確信其中的選項是大家都會用到的，如果其中有“-t”,“-n”,和“-q”參數，那麼將會有讓你意想不到的結果，或許會讓你異常地恐慌。

還有一個在“嵌套執行”中比較有用的參數，“-w”或是“--print-directory”會在make的過程中輸出一些資訊，讓你看到目前的工作目錄。比如，如果我們的下級make目錄是“/home/hchen/gnu/make”，如果我們使用“make -w”來執行，那麼當進入該目錄時，我們會看到：

    make: Entering directory `/home/hchen/gnu/make'.

而在完成下層make後離開目錄時，我們會看到：

    make: Leaving directory `/home/hchen/gnu/make'

當你使用“-C”參數來指定make下層Makefile時，“-w”會被自動開啟的。如果參數中有“-s”（“--slient”）或是“--no-print-directory”，那麼，“-w”總是失效的。

五、定義命令包

如果Makefile中出現一些相同命令序列，那麼我們可以為這些相同的命令序列定義一個變數。定義這種命令序列的文法以“define”開始，以“endef”結束，如：

    define run-yacc
    yacc $(firstword $^)
    mv y.tab.c $@
    endef

這裡，“run-yacc”是這個命令包的名字，其不要和Makefile中的變數重名。在“define”和“endef”中的兩行就是命令序列。這個命令包中的第一個命令是運行Yacc程式，因為Yacc程式總是產生“y.tab.c”的檔案，所以第二行的命令就是把這個檔案改改名字。還是把這個命令包放到一個樣本中來看看吧。

    foo.c : foo.y
            $(run-yacc)

我們可以看見，要使用這個命令包，我們就好像使用變數一樣。在這個命令包的使用中，命令包“run-yacc”中的“$^”就是“foo.y”，“$@”就是“foo.c”（有關這種以“$”開頭的特殊變數，我們會在後面介紹），make在執行命令包時，命令包中的每個命令會被依次獨立執行。