PADS中遇到的問題-EMSYM昂信科技

原標題：powerPCB中遇到的問題轉載自：http://www.emsym.com/blog/EMSYM昂信科技 

1、過孔的虛外框問題：

如所示：

這個外框是指通孔VIA與其他器件的間距，大小可以在design rule中設定。在鋪銅或貼銅時銅皮與孔的隔離圈大小就是孔與銅皮的間距（via  to  copper），通過設定間距確定哪些孔需要與銅皮相連，哪些需要隔離。相連的孔與銅皮的間距設定為0.效果如下所示：

 

2、PADS中層類型簡介：

所有平面層中包括非特殊層(非平面層NO PLANE,通常為走線ROUTING層)和特殊層(包括CAM平面層及SPLIT分割混合層).

a. No plane：通常指走線層，如Top   Bottom,以及中間走線層，以正片的形式輸出。

b. CAM plane：以負片的形式輸出，層分割以2D線來實現，不用鋪銅，通常用於電源層跟地層，且佔用的資料量要小得多，但有一個缺點就是不會檢查設計規則，即分配到這層的網路，就不會再檢查安全間距及串連性等，因此，分割層需要自已保證無誤。如果將電源和地設定成CAM 平面層,輸出GERBER 檔案時,是以負片形式輸出.此時在本層的網路會自動產生花孔,不需要再通過走寬線或者鋪銅來將它們串連.然後再拿到PCB板廠做時,就會把整個網路用銅片代替,而在板子設計時鋪不鋪銅已經是個形式而已了.當然,你要是設定成NO
PLANE 則必須要鋪得.步驟就是畫好鋪銅地區,把該地區網路設定為POWER OR GND ,然後FLOOD ALL即可!

c. Split/Mixed plane：混合層，以正片的形式輸出，需要鋪銅，但其鋪銅與No plane不同，可以選擇分割塊按塊鋪，統一操作是在tool/pour manager的plane connect頁中操作,該層在進行規則校正時會檢查規則。分割混合層SPLIT 同樣也是用來處理電源或GND的,但是它是輸出正片,那麼分到該層的POWER & GND都必須靠鋪銅來串連,鋪時,系統自動分割兩個部分而且沒有任何串連關係,也可以在本層再走線.建議不要這樣設定.

使用Mixed plane做電源層或地層時，層分割過程可能會出層某一塊銅皮被另一塊銅皮全包圍，或有重疊的情況，進行pour 操作後，經常出現被覆蓋的現象，在這種情況下，需要設定分割塊的優先順序別（flood priority），層級越低，越優先鋪銅，即重疊部分劃歸優先順序別低的.

3、Hatch和Flood的區別解釋如下：
我們知道PowerPCB裡的覆銅地區的邊界是由弧線和折線等構成的，這個邊界描述了需要覆銅地區的範圍。Flood是根據現有的設計規則進行覆銅，軟體會根據設計規則重新計算並確定覆銅地區的邊界。Hatch呢，就是簡單地在已有覆銅地區邊界的覆銅地區內覆銅，或簡單理解為”覆銅地區內的覆銅可視化“，經常新開啟一個曾經覆銅的板子需要做這個操作。

形象一點，Flood字面是洪水的意思，水流衝過，一切都要更新了，所有的邊界也要重新界定了，當然，自然的洪水要遵循自然規律，覆銅的flood則會遵循設計規則。Hatch，字面意思是孵化的意思，孵化是在一個殼裡孵化長大，這個“殼”就是覆銅地區的邊界了，銅在裡面…孵化長大直到填滿。

有時候，我們會做一個比較大的設計，這是檔案會很大，而且，操作時間也很長，這樣如果有一點誤操作，很可能就把powerpcb的資料庫破壞，經常會強制關閉設計或造成無法同步，甚至不能輸出*.asc檔案。因此，在你的一個設計時間比較長時，最好，先匯出一個*.asc檔案，再把這個檔案匯入產生新的*.pcb這樣資料庫能整理一次，能避免上面提到的錯誤發生。改板時，也推薦大家，先這樣做一遍，能省掉你以後不少麻煩！

4、PowerPCB gerber out時*.rep，*.pho，*.drl，*.lst各表示什麼意思，在制板時哪些檔案是制板商所需要的?
*.pho GERBER資料檔案
*.rep   D碼檔案（線，焊盤的尺寸，必不可少的）
*.drl 鑽孔檔案
*.lst   各種鑽孔的座標
以上檔案都是制板商所需要的。

5、PowerPCB的25層有何用處？
POWERPCB的25層儲存為電源、地的資訊。如果做多層板，設定為CAM PLANE就需要25層的內容。設定焊盤時25層要比其它層大20MIL，如果為定位孔，要再大些。

6、PADS Router中移動元器件後已布好的線消失問題的解決辦法：

開啟tools->options->Placement選項卡，在Reroute traces框中選擇during move 或after move，不要選no rerouting 即可。

7、器件封裝中過孔或焊盤的繪製問題：

有些外掛程式元件封裝需要過孔（pad stack），過孔的設定除了預設的三層：mounted side、inner layers、opposite side需要設定焊盤大小和孔徑外，還需要添加第四層：layer 25。

開啟過孔的pad stack，如所示：

點擊Add添加新的層，在層選擇中選擇layer_25添加，第25層的設定為：焊盤大小比其他層大20mil或0.6mm，孔徑一樣。

如果過孔沒有添加第25層的屬性，則在PCB中該孔會與接地平面的銅箔相連，孔周圍沒有隔離圈。第25層的資料就是關於地平面的電氣屬性，一般在地平面設定為CAM Plane時使用。

8、BGA引腳批量打孔的方法：

BGA 引腳有幾百個，若是挨個打孔，不僅費時費力，而且不容易對齊，孔與焊盤之間的間距也不好控制。可以使用自動布線器PADS Router的扇出功能自動打孔。

選定BGA器件，右鍵點擊屬性，如所示:

在VIA Biasing 中選擇合適的孔，在routing中選擇合適的走線寬度，併合理設定clearance，然後就可以進行批量打孔了。設定好規則後選擇BGA器件，右鍵中點擊fanout選項打孔，然後再進行微調就可以了。

9、元器件布局的時候柵格一般設定為20mil。

10、使系統互連雜訊最小的原則：

1. 要求嚴格的訊號網路要布設在同一個訊號層，並保持導線儘可能短，應避免改變訊號網路的布設層，層間訊號的傳遞會引起反射並降低線路阻抗。
2. 是相鄰訊號層的路徑彼此成直角（相互垂直）。
3. 各訊號層間通過地線層或電源層彼此隔離。
4. 平行訊號線的布設應該盡量拉開距離。
5. 差分導線對的長度必須一致。
6. 盡量減少通孔。
7. 盡量使用同一走線寬度進行走線。
8. 儘可能使用最寬的路線以減少直流電阻。

12、去耦電容的放置問題：

去耦電容的電源端與IC的電源插針享用同一個焊盤，使得IC和去耦電容之間形成的間隔距離最小。OV平面應該設定在於安裝元器件的PCB表面層直接相鄰的層次上，並且所有的元器件都應該使用最短、最寬的線條與他相串連，即使用直接最近接地。

如果存在某種原因去耦電容必須移至原理IC電源插針而無法享用同一個焊盤的場合，最好是在IC和去耦電容之間採用小面積的銅質面（一個小面積的電源平面）來代替線條，以使去耦電容的互連電感最小化。

並聯去耦電容的布局問題：

使用若干個並聯去耦電容是降低他們ESL影響的一種方法。但是用這種做法來減少ESL影響時，只有在去耦電容的互串連電感遠小於單個去耦電容的ESL條件下才會有明顯的整體效果。這是由於讓多餘一個的去耦電容來與IC的一個電源插針享用同一個焊盤是有困難的。所以經常採用的是一個小面積的電源平面的布局方式。

一般情況下，當將N個去耦電容並聯使用時，它們所形成的總阻抗就會降低。雖然理論上將他們的並聯阻抗為1/N乘以單個去耦電容的阻抗，但在實際應用中，降低的程度則還取決於他們相互之間布局的位置，只有在布局合理的條件下，可獲得的阻抗才會為單個去耦電容阻抗的1/10.

設計多個去耦電容布局的最為顯見的方式就是把它們一個一個的排成一排，而且把所有的0V串連都設計在同一端。但是這樣的布局不會產生所要求的阻抗降低效果。這不僅是因為他們的電流流動是處於同一個流向，而且器件之間的如此靠近又會形成相當大的互電感。因此這樣的布局所形成的阻抗降低的整體效果不會達到1/10的水平。所以在採用這種布局時，通常都會把器件的間距拉開一點，以盡量降低他們之間的互感，並以此達到將整體阻抗降低至最低。

然而，假如器件能被設定的使得由流經它們的電流所形成的磁通相互抵消的話，那麼器件也就可以被安置的相互緊靠在一起。如的放置方式：（戴爾專利：6337798）

採用這种放置方式的一個例子就是BGA封裝的CPU的有些電源供電引腳上需要接好幾個去耦電容的情況。

的放置方式是起不到並聯去耦的效果：

 

有關去耦電容放置的其他情況如下所示：

在PCB中必須注意。

13、20H規則：

20H規則的採用是指要確保電源平面的邊緣要比0V平面邊緣至少縮入相當於兩個平面間層距的20倍。這個規則經常被要求用來作為降低來自0V/電源單層式結構的側邊射擊發射技術。

但是，20H規則僅僅在某些特定條件下才會提供明顯的效果。這些特定的條件包括有：

（1）、在電源匯流排中電流波動的上升/下降時間要小於1ns.

（2）、電源平面要處於PCB的內部層面上，並且與它相鄰的上下兩個層面都為0V平面。這兩個0V平面向外延伸的距離至少要相當於它們各自與電源平面間層距的20倍。

（3）、在所關心的任何頻率上，電源匯流排結構不會產生諧振。

（4）、PCB的總層數至少為8層或更多。

14、有關地平面的阻焊盤的問題：

在地平面上，任何縫隙和孔洞的存在對於EMC來講都是有害的，因為它們的存在必然會增加阻抗和阻止RF返回電流的自由流通。由於在每個通孔周圍要求有淨空孔（阻焊盤）存在，在改善EMC效能，而又不會嚴重影響產品產量的前提下，阻焊盤應該設計的儘可能的小。而且阻焊盤之間不要靠的太近，盡量要避免出現阻焊盤交叉在一起的情況，這樣會嚴重影響電流迴路。在布局打孔時要格外注意。

15、design rules的優先順序高低排序：

component>decal>pin pair >group >net >class >default

16、在PCB匯出GERBER檔案前，應該要對板子的外框加上尺寸標註，直接在layout裡加，加上後自動輸出在drill drawing層中。

 

上述問題是我在使用PADSlayout和router的過程中碰到的一些問題以及解決辦法，希望對大家有用，還請大家多多發現問題，多多補充！謝謝!