類比CMOS整合電路 課後習題總結（2.1）

標籤：style   blog   http   os   ar   strong   sp   2014   問題   

      前幾天開始自學拉紮維的模設教材，看之前瀏覽了EETOP論壇裡面好多大神們對這本書的看法，當然也有人在抱怨，比如冒出“太科幻”、“一年才看完”之類恐怖的修飾語句，因此在開始看的時候就對此書充滿了“敬畏”之情，於是打算以“邊看邊練”的方法完成課後習題以鞏固所學。今天看完了第二章，一個下午只做了2.1-2.5這五道題，看上去不難，做的時候漏洞百出，於是自己打算把遇到的問題回顧一下。由於是半路出家，所以有不對的地方還望各位指出以便改正。剛起步也沒做過什麼項目，因此說不出什麼設計思想，就當是課後習題總結吧。

MOS器件物理基礎

重要的幾個公式：

管子開啟條件（忽略亞閾值效應）：

飽和區漏電流（考慮溝道調製效應）：

跨導：

輸出阻抗：

三極體區漏電流：

閾值電壓（考慮體效應）：

習題要點回顧

2.1、需要注意的問題是，柵氧化層電容是根據比例算得；柵長要用有效溝道長度；最後注意單位的統一。其他需要用的參數從一級SPICE模型裡面去找即可。

2.2、套公式，明白輸出阻抗和跨導怎麼求，什麼是本徵增益。

2.3、同樣是本徵增益的公式推導，不過要注意的是溝道調製係數和溝道長度的關係，以及如何畫以某個變數為參數的曲線。

2.4、要分三種情況，就是關斷off、飽和區以及三極體區。判斷依據就是Vgs和Vth、Vds與Vod（過驅動電壓）的關係，根據不同關係找到對應的公式即可，另外稍微注意一下電流參考方向就行。所謂夾斷點就是指Vds=Vod時所對應的柵極電壓。如果襯底-源端電壓Vbs>0，則Id/Vgs曲線想右移動（因為Vth增大），反之向左移動。

2.5、針對不同的電路作曲線圖，本人覺得所有的電路只要找出Vgs、Vds、Vod基本上就ok了，剩下的無非是對三種情況（off、sat、tri）的討論，不過之前需要判斷PMOS或者NMOS的S和D端，至於怎麼判斷，我的方法是對於NMOS而言，S端是提供電子的，所以電流流向S端；而對於PMOS，S端是提供空穴的，所以電流流向D端。

      另外，對於PMOS，加上絕對值可能比較好理解一些。還有在考慮襯底電壓Vbs的情況，我們需要求解出Vth，然後尋找Vgs=Vth時對應的Vx作為邊界條件（如a、e題）。最後要注意對於NMOS器件而言，襯底電壓不超過柵極電壓，因為如果超過柵極電壓，那麼空穴將在柵氧化層下聚集，有可能與N型半導體的電子發生中和，形成更寬的耗盡層，電子移動會更加困難。

總結

這樣來看確實很不直觀，要親自嘗試過可能會好一點，掌握方法並且熟悉應用後，直觀地分析電路也算指日可待了。待續......

類比CMOS整合電路 課後習題總結（2.1）