什麼是上拉電阻？什麼是下拉電阻？

http://forum.eepw.com.cn/thread/149216/1

 

什麼是上拉電阻？什麼是下拉電阻？

上拉就是將不確定的訊號通過一個電阻嵌位在高電平！電阻同時起限流作用！下拉同理！
上拉是對器件注入電流，下拉是輸出電流；弱強只是上拉電阻的阻值不同，沒有什麼嚴格區分；對於非集電極（或漏極）開路輸出型電路（如普通門電路）提升電流和電壓的能力是有限的，上拉電阻的功能主要是為集電極開路輸出型電路輸出電流通道。

二、上拉電阻及下拉電阻作用：

1、提高電壓准位：a.當TTL電路驅動COMS電路時，如果TTL電路輸出的高電平低於COMS電路的最低高電平（一般為3.5V），這時就需要在TTL的輸出端接上拉電阻，以提高輸出高電平的值。b.OC門電路必須加上拉電阻，以提高輸出的搞電平值。

2、加大輸出引腳的驅動能力，有的單片機管腳上也常使用上拉電阻。

3、N/A pin防靜電、防幹擾：在COMS晶片上，為了防止靜電造成損壞，不用的管腳不能懸空，一般接上拉電阻產生降低輸入阻抗，提供泄荷通路。同時管腳懸空就比較容易接受外界的電磁幹擾。

4、電阻匹配，抑制反射波幹擾：長線傳輸中電阻不匹配容易引起反射波幹擾，加上下拉電阻是電阻匹配，有效抑制反射波幹擾。
5、預設閒置狀態/預設電位：在一些 CMOS 輸入端接上或下拉電阻是為了預設預設電位. 當你不用這些引腳的時候, 這些輸入端下拉接 0 或上拉接 1。在I2C匯流排等匯流排上，空閑時的狀態是由上下拉電阻獲得。

6. 提高晶片輸入訊號的雜訊容限：輸入端如果是高阻狀態，或者高阻抗輸入端處於懸空狀態，此時需要加上拉或下拉，以免收到隨機電平而影響電路工作。同樣如果輸出端處於被動狀態，需要加上拉或下拉，如輸出端僅僅是一個三極體的集電極。從而提高晶片輸入訊號的雜訊容限增強抗幹擾能力。

三、上拉電阻阻值的選擇原則包括:

1、從節約功耗及晶片的灌電流能力考慮應當足夠大；電阻大，電流小。

2、從確保足夠的驅動電流考慮應當足夠小；電阻小，電流大。

3、對於高速電路，過大的上拉電阻可能邊沿變平緩。
綜合考慮以上三點,通常在1k到10k之間選取。對下拉電阻也有類似道理。

四、原理

上拉電阻實際上是集電極輸出的負載電阻。不管是在開關應用和類比放大，此電阻的選則都不是拍腦袋的。工作線上性範圍就不多說了，在這裡是討論的是晶體管是開關應用，所以只談開關方式。找個TTL器件的資料單獨看末級就可以了，內部都有負載電阻根據不同驅動能力和速度要求這個電阻值不同，低功耗的電阻值大，速度快的電阻值小。但晶片製造商很難滿足應用的需要不可能同種功能晶片做許多種，因此乾脆不做這個負載電阻，改由使用者自己自由選擇外接，所以就出現 OC、OD輸出的晶片。由於數字應用時晶體管工作在飽和和截止區，對負載電阻要求不高，電阻值小到只要不小到損壞末級晶體管就可以，大到輸出上升時間滿足設計要求就可，隨便選一個都可以正常工作。但是一個電路設計是否優秀這些細節也是要考慮的。集電極輸出的開關電路不管是開還是關對地始終是通的，晶體管導通時電流從負載電阻經導通的晶體管到地，截止時電流從負載電阻經負載的輸入電阻到地，如果負載電阻選擇小點功耗就會大，這在電池供電和要求功耗小的系統設計中是要盡量避免的，如果電阻選擇大又會帶來訊號上升沿的延時，因為負載的輸入電容在上升沿是通過無源的上拉電阻充電，電阻越大上升時間越長，下降沿是通過有源晶體管放電，時間取決於器件本身。因此設計者在選擇上拉電阻值時，要根據系統實際情況在功耗和速度上兼顧。

五、從IC(MOS工藝)的角度,分別就輸入/輸出引腳做一解釋:

1. 對晶片輸入管腳, 若在系統板上懸空(未與任何輸出腳或驅動相接)是比較危險的.因為此時很有可能輸入管腳內部電容電荷累積使之達到中間電平(比如1.5V), 而使得輸入緩衝器的PMOS管和NMOS管同時導通, 這樣一來就在電源和地之間形成直接通路, 產生較大的漏電流, 時間一長就可能損壞晶片. 並且因為處於中間電平會導致內部電路對其邏輯(0或1)判斷混亂. 接上上拉或下拉電阻後, 內部點容相應被充(放)電至高(低)電平, 內部緩衝器也只有NMOS(PMOS)管導通,
不會形成電源到地的直流通路. (至於防止靜電造成損壞, 因晶片管腳設計中一般會加保護電路, 反而無此必要).

2. 對於輸出管腳:
1)正常的輸出管腳(push-pull型), 一般沒有必要接上拉或下拉電阻.
2)OD或OC(漏極開路或集電極開路)型管腳,這種類型的管腳需要外接上拉電阻實現線與功能(此時多個輸出可直接相連. 典型應用是: 系統板上多個晶片的INT(中斷訊號)輸出直接相連, 再接上一上拉電阻, 然後輸入MCU的INT引腳, 實現中斷警示功能).
其工作原理是:
在正常工作情況下, OD型管腳內部的NMOS管關閉, 對外部而言其處於高阻狀態, 外接上拉電阻使輸出位於高電平(無效中斷狀態); 當有中斷需求時, OD型管腳內部的NMOS管接通, 因其導通電阻遠遠小於上拉電阻, 使輸出位於低電平(有效中斷狀態). 針對MOS 電路上下拉電阻阻值以幾十至幾百K為宜.(注: 此回答未涉及TTL工藝的晶片, 也未曾考慮高頻PCB設計時需考慮的阻抗匹配, 電磁幹擾等效應.)
1, 晶片引腳上註明的上拉或下拉電阻, 是指設計在晶片引腳內部的一個電阻或等效電阻. 設計這個電阻的目的, 是為了當使用者不需要用這個引腳的功能時, 不用外加元件, 就可以置這個引腳到預設的狀態. 而不會使 CMOS 輸入端懸空. 使用時要注意如果這個預設值不是你所要的, 你應該把這個輸入端直接連到你需要的狀態.
2, 這個引腳如果是上拉的話, 可以用於 "線或" 邏輯. 外接漏極開路或集電極開路輸出的其他晶片. 組成負邏輯或輸入. 如果是下拉的話, 可以組成正邏輯 "線或", 但外接只能是 CMOS 的高電平漏極開路的晶片輸出, 這是因為 CMOS 輸出的高, 低電平分別由 PMOS 和 NMOS 的漏極給出電流, 可以作成 P 漏開路或 N 漏開路. 而 TTL 的高電平由源極跟隨器輸出電流, 不適合 "線或".
3, TTL 到 CMOS 的驅動或反之, 原則上不建議用上下拉電阻來改變電平, 最好加電平轉換電路. 如果兩邊的電源都是 5 伏, 可以直接連但影響效能和穩定, 尤其是 CMOS 驅動 TTL 時. 兩邊邏輯電平不同時, 一定要用電平轉換. 電源電壓 3 伏或以下時, 建議不要用直連更不能用電阻拉電平.
4, 晶片外加電阻由應用情況決定, 但是在邏輯電路中用電阻拉電平或改善驅動能力都是不可行的. 需要改善驅動應加驅動電路. 改變電平應加電平轉換電路. 包括長線接收都有專門的晶片

 

上拉電阻就是把不確定的訊號通過一個電阻鉗位在高電平，此電阻還起到限流的作用。同理，下拉電阻是把不確定的訊號鉗位在低電平。上拉電阻是指器件的輸入電流，而下拉指的是輸出電流。那麼在什麼時候使用上、下拉電阻呢？
1、當TTL電路驅動CMOS電路時，如果TTL電路輸出的高電平低於CMOS電路的最低高電平（一般為3.5V），這時就需要在TTL的輸出端接上拉電阻，以提高輸出高電平的值。
2、OC門電路必須加上拉電阻，以提高輸出的搞電平值。  3、為加大輸出引腳的驅動能力，有的單片機管腳上也常使用上拉電阻。4、在CMOS晶片上，為了防止靜電造成損壞，不用的管腳不能懸空，一般接上拉電阻降低輸入阻抗，提供泄荷通路。

5、晶片的管腳加上拉電阻來提高輸出電平，從而提高晶片輸入訊號的雜訊容限，增強抗幹擾能力。 6、提高匯流排的抗電磁幹擾能力。管腳懸空就比較容易接受外界的電磁幹擾。7、長線傳輸中電阻不匹配容易引起反射波幹擾，加上下拉電阻是電阻匹配，有效抑制反射波幹擾。
另外，上拉電阻阻值的選擇原則包括:
1、從節約功耗及晶片的灌電流能力考慮應當足夠大；電阻大，電流小。
2、從確保足夠的驅動電流考慮應當足夠小；電阻小，電流大。
3、對於高速電路，過大的上拉電阻可能邊沿變平緩。
綜合考慮以上三點,通常在1k到10k之間選取。對下拉電阻也有類似道理關於上拉電阻，看圖。作為輸入接VCC等於1，接GND=0。

如果按鍵短路（按下）電阻為零，按鍵按下，Out=0，當按鍵斷開，Out=？顯然當Out懸空輸出VCC，這可以用儀錶測量，
這個VCC就是靠R1“上拉”產生的，顧名思義，R1就是上拉電阻。上拉電阻的大小，取決於輸出接負載的需要，通常邏輯電路對高電平輸出阻抗很大，要求輸出電流很小，在上拉電阻上壓降可以忽略，當然上拉電阻不能太大，否則就不能忽略了。

實際電路還有這種結構

這裡的R1也是上拉電阻。

關於下拉電阻，用得少，道理和上面一樣，只不過通過電阻“下拉”到GND。

單片機P0口輸出結構一部分電路類似，實際可能用的是場效應管

當Q1，Q2分別導通，可以對外輸出0和1，當Q1，Q2都不導通時？要想輸出1，咋辦？外接上拉電阻！為什麼要使用拉電阻：

一般作單鍵觸發使用時，如果IC本身沒有內接電阻，為了使單鍵維持在不被觸發的狀態或是觸發後回到原狀態，必須在IC外部另接一電阻。數字電路有三種狀態：高電平、低電平、和高阻狀態，有些應用場合不希望出現高阻狀態，可以通過上拉電阻或下拉電阻的方式使處於穩定點，具體視設計要求而定！一般說的是I/O連接埠，有的可以設定，有的不可以設定，有的是內建，有的是需要外接，I/O連接埠的輸出類似與一個三極體的C，當C接通過一個電阻和電源串連在一起的時候，該電阻成為上C拉電阻，也就是說，如果該連接埠正常時為高電平，C通過一個電阻和地串連在一起的時候，該電阻稱為下拉電阻，使該連接埠平時為低電平，作用嗎：比如：當一個接有上拉電阻的連接埠設為輸如狀態時，他的常態就為高電平，用於檢測低電平的輸入。上拉電阻是用來解決匯流排驅動能力不足時提供電流的。一般說法是拉電流，下拉電阻是用來吸收電流的，也就是灌電流。 有時在修主板鍵盤口的時候，測量鍵盤口供電在接負載的情況下正常的話，但是不好用，在排除周圍的阻容元件後，大家可能就會考慮到換io晶片了，換完以後也確實好用．不過本人在維修實踐中發現有時不用換io也能修好，只要把472的上拉電阻換小以後，鍵盤口也好用．比如換個102,272,222之類的，但是最低不能小於102．看過資料如果電阻小於102的話，好像容易燒鍵盤．經過實踐確實如此．這點經驗給大家做個參考．如果換小以後還不行的話，也只能換io了．