跟業界的學長聊天，一些話讓我受益匪淺

標籤：des   ar   使用   sp   on   div   問題   bs   ef   

1.高手和新手的區別是，高手能用最少的CODE完成同樣的功能，而且保證coner最少，bug最少

2.功能能正確的話，再保證綜合中沒有問題，還有後面一系列的過程都沒有問題，最終流片OK。3.constraints中這些值是根據晶片的使用環境，測量或者估算的都不是隨便給的，也不第一次寄生參數提取後拿出來的。純純的靠經驗。一般來說 P&R後作的 CTS產生的jitter和skew都會和前期綜合是估算的那些值大致相當，這些東西需要經驗。4.DCT是DT topolo(後面這個怎麼拼，忘了)。具體就是跟物理綜合類似，前端綜合時就讀入PLACE的DEF。方法學上的吧，或者DC直接支援只是在流程上有區別。promot是這樣的。UG中有的 。5.hierarchy深無所謂，只要R2R之間邏輯深度不深，那綜合就不會有問題。HIER深，對綜合沒什麼影響除非你用bottom-up綜合，而且邏輯層次間不最佳化否則沒影響。我們在寫詳設方案時，就考慮到在使用的工藝下，在給定約束中，最多的邏輯深度是多少，然後做方案時就會考慮邏輯深度不能太深6.top level直接綜合，能得到最好的結果。一般只有晶片太大，沒法top直接綜合，才採取subchip單獨綜合，top上只link的方法（TOP沒有其 它邏輯時）。因為大的項目都是subchip單獨綜合，TOP上再綜合，TOP綜合時subchip間如果離的遠，那連線的delay就是 i->reg的input delay了.7.高手，都對工藝庫很瞭解大概知道每個AND,OR,MUX的延遲是多大。8.作為DESIGNER的基本功，別總跟DC過不去，強化自己電路的理解，還有一些很common的協議之類的，才是最重要的.9.常用module的設計，起效最快，最不浪費的就是，常用電路的設計。IC類的面試，筆試，都只問這個。工作後，好好瞭解一下工具比較重要。多看看前面的協議啊，這是第三步，還要看你以後公司做什麼的。10.因為有很多很有經驗的人，會把流程搞好他們的經驗，保證了流程是最可靠的新人只需要run，設計的任務不是跑dc,而是根據要求，設計出最佳化的電 路。在做一個項目中，會有很多需要跑流程的事情要做，那時候，遇到什麼學什麼就行，在學校的時候，如果見的多，看的多，或者有接觸的話，在用的時候，就會 上手快很多11.高手和新手的區別是，高手能用最少的CODE完成同樣的功能，而且保證coner最少，bug最少，可讀性很高。往往新手寫的RTL都是晦澀難懂的而高手些的都很間接。就是一些不容易發生和驗證的情況，但是那些情況會導致你的設計有問題。 

跟業界的學長聊天，一些話讓我受益匪淺