AD電子設計基礎知識2

標籤：基礎   時鐘   電動   cpu   使用   分區   整合電路   參考   元器件   

抗幹擾設計原則

1）電源線設計

1.選擇合適的電源

2.盡量加寬電源線

3.保證電源線、底線走向和資料轉送方向一致

4.使用抗幹擾元器件（磁珠、電源濾波器）

5.電源入口添加去耦電容

2）地線設計

1.類比地和數字地分開

2.盡量採用單點接地

3.盡量加寬地線

4將敏感電路串連到穩定的接地參考源

5.對pcb電路板進行分區設計，把高頻寬的雜訊電路與低頻電路分開

6.盡量減少接地環路的面積

3）元器件

1.不要有過長的平行訊號線

2.保證pcb的時鐘發生器、晶振和CPU的時鐘端盡量靠近，同時遠離其他低頻器件

3.元器件應圍繞核心期間進行配置，盡量減少引線長度

4.對PCB進行分區布局5.對pcb板進行分區布局

5.考慮PCB在機箱中的位置和方向

6.縮短高頻元器件之間的引線

4）去耦電容的配置

1.每10個整合電路要夾一片充放電電容

2.引線式電容用於低頻貼片式電容用於高頻

3.每一個整合晶片要布置一個0.1uf的電容

4.對雜訊能力弱、關斷時電源變化大的器件要加高頻去耦電容

5.電容之間不要共用過孔

6.去耦電容引線不能過長 

5）降低雜訊和電磁幹擾的原則

1.盡量採用45度折線而不是90度

2.用串聯電阻的方法來降低電路訊號邊沿的跳變速率

3.石英晶振的的外殼要接地

4.不用的門電路不要懸空

5.時鐘線垂直與IO線時幹擾小

6.盡量讓時鐘線周圍的電動勢趨於0

7.IO驅動電路盡量靠近PCB的邊緣

8.任何訊號不要形成環路

9.對高頻板，電容的分布電感不能忽略，電感的分布電容也不能忽略

10.通常功率線、交流線盡量布置在和訊號線不同的板子上

 

AD電子設計基礎知識2