淺析linux核心記憶體管理之PAE__linux

淺析linux核心記憶體管理之PAE

                                                 

       早期Intel處理器從80386到Pentium使用32位物理地址，理論上，這樣可以訪問4GB的RAM。然而，大型伺服器需要大於4GB的RAM來同時運行數以千計的進程，近幾年來這對Intel造成了壓力，所以必須擴充32位80x86所支援的RAM容量。

       Intel通過在它的處理器上把管腳數從32增加到36已經滿足了這些需求，可以定址64GB。同時引入了一種新的分頁機制PAE(Physical Address Extension，實體位址延伸)把32位線性地址轉換為36位物理地址才能使用所增加的實體記憶體，通過設定CR4的第5位來開啟對PAE的支援。引入PAE就是為了訪問大於4GB的RAM，線性地址仍然是32位，而物理地址是36位。

       64GB的RAM被分為2^24個頁框，頁表項的物理地址欄位從20位擴充到了24位。PAE表項必須包含12個標誌位和24個物理地址位，總數之和為36，頁表項大小從32位變為64位。這樣原來一個頁框有1024個entry，現在有512個entry。開啟PAE的80x86 32位使用的是三級頁表，第一級是新引入的PDPT(頁目錄指標表，相當於PGD了)，第二級是PMD，第三級是PTE。PDPT只有4個entry，每個對應1GB RAM，每個entry 是64位。CR3中有27位作為PDPT的起始地址。

在開啟PAE前，CR3中用20來儲存頁目錄的起始地址；開啟PAE後，用27位來儲存page directory pointer table的起始地址。

下邊分兩種情況來討論，一個是PS=0，一個是PS=1：

當CR4的第5位被置位(開啟PAE)，第4位被置位(開啟PSE)

線性地址31~30，用來指向一個PDPT的entry 線性地址29~21，用來指向一個pmd的entry 線性地址20~0，為4MB大頁中的offset

當CR4的第5位被置位(開啟PAE)，第4位被清除(關閉PSE)

線性地址31~30，用來指向一個PDPT的entry 線性地址29～21，用來指向一個pmd的entry 線性地址20~12，用來指向一個pte 線性地址11~0，為4KB頁中的offset

如何訪問64GB。

從上邊的三級分頁可以看到2^2*2^9*2^9*2^11=4GB，仍然訪問的是4GB。訪問64GB方法如下：

修改CR3中的值使其指向不同的PDPT，這樣就指向不同的4GB 修改PDP entry中的值，使其指向不同的PMD表，這樣可以指向不同的1GB
但是實際上是不能訪問這麼大的記憶體的，實際可用的記憶體被限制在16GB，因為如果有64GB，那麼每個struct page結構需要32位元組，總共512MB，這樣ZONE_NORMAL的核心地址空間就被大量佔用，這樣是不允許的。