FPGA綜合最佳化

標籤：style   blog   http   2014   ar   .net   size   設計   

1 速度與面積

在綜合層次速度和面積的最佳化將實現RTL將要利用的邏輯拓撲。對於ＦＰＧＡ來講由於缺少後端知識，綜合工具將主要執行門級最佳化。一般情況下更高的速度要求更高的並行性以及更大的面積，但是在某些特殊情況下並不是這樣。因為FPGA的布局布線具有二階效應。直到布局布線完成，工具才會知道器件的擁堵或者布線的困難，但是這時實際邏輯拓撲已經被提交，如果我們的最佳化選項設定為速度，那麼當實現後器件過於擁擠而無法布局布線時，布局布線工具進而會產生附加邏輯，從而是實際速度更慢。因此當FPGA的資源使用率接近100%時進行面積的最佳化將獲得更快的速度。

2 利用綜合工具提供的資源共用選項，可以實現一些互不相容的而且類似的操作，某些時候可能會降低面積，例如

assign outdata=isel?idata1+idata2:idat2+idata3; 沒有設定資源共用選項時實現如下：

開啟資源共用設定後：

3 流水線、重新定時和寄存器平衡

a 寄存器平衡不應該用於非關鍵路徑。

b 帶有不同複位類型的相鄰觸發器會阻止寄存器平衡。

c 約束重新同步寄存器，使其不被其他寄存器平衡影響。

4 有限狀態機器的編譯

  採用標準編碼的狀態機器會被編譯器識別並且重新最佳化。

  對於狀態機器，驅動非同步輸出時應該採用格雷碼，格雷碼產生如所示：

編譯器會自動去除無用的狀態，如果要求安全就別很高，開啟安全模式，無效的狀態產生時將會產生一個複位訊號。

5 黑匣子，黑匣子被放在最佳化模組的網表或者布局圖的坐席。它包含在實現流程中的較後的設計總。如果要求黑匣子時應該給出I/O的時序模型。

6物理綜合提供綜合和布局圖之間的緊密聯絡。