設計一個簡易的處理器(5)–SEQ+ CPU的實現

最終目的是設計一個具有流水化的CPU.為了方便CPU實現流水化,將SEQ
CPU重新安排計算階段,將PC的計算挪到取指階段,得到SEQ+
CPU.

 

 

SEQ+:重新安排計算階段

————

重新調整更新PC階段在一個刻度開始時活動,使它計算當前指令的PC的值.是SEQ和SEQ+的PC計算的不同之處.

 

SEQ+中為了計算當前的PC,需要使用寄存器來儲存前一個周期產生的訊號,如所示:
plCode, pCnd, pValM, pValC, pValp.

我們發現程式寄存器PC並沒有使用硬體寄存器,而是使用了控制邏輯來動態地計算出PC.說明了可以使用一種與ISA隱含著的概念性模型不同的方式實現處理器.

 

 

SEQ+的硬體結構

————

 

注*:本篇中的圖片均來自本書的官網,我進行了改造(注釋和添加),詳見http://csapp.cs.cmu.edu/public/figures.html

        (Copyright 2011, Randal E. Bryant and David R. O'Hallaron )

 

reference:

1. 深入理解電腦系統（原書第2版）

 

(著作權，轉載時請註明作者和出處-dennis_fan-http://blog.csdn.net/dennis_fan
)