FPGA+CPU：平行處理大行其道

早上偶然看到的兩篇文章，因為即將開始下一版本CoolUI的開發，為了不分心，原打算在下一版本完成前不再更新Blog，但確實非常喜歡這樣的文章 ---- 預示在我們視線外的另一不被我們注意的新趨勢；

深亞微米時代，傳統材料、結構乃至工藝都在趨於極限狀態，摩爾定律也已有些捉襟見肘。而步入深亞納米時代，晶體管的尺寸就將接近單個原子，無法再往下縮減。傳統ASIC和ASSP設計不可避免地遭遇了諸如設計流程複雜、生產良率降低、設計周期過長，研發製造費用劇增等難題，從某種程度上大大放緩了摩爾定律的延續。

顯而易見的是，在巨額的流片成本面前，很多中小規模公司不得不改變策略，更多的轉向FPGA的開發和設計。反觀FPGA市場，即便是5年前，其相對於ASIC的市場增速還是相當遲緩的，但在近些年，尤其是邁進90nm節點之後，其成本優勢逐漸凸顯。

二十年如一日，長期霸佔著可程式邏輯元件市場的兩大巨頭Xilinx和Altera依然動作頻頻。8月的Altera研討會，13個城市的技術巡演，大張旗鼓地力推28nm工藝上的V系產品、SOPC Builder到Qsys新平台的更迭乃至SOC FPGA的新構想。相比之下，9月的Xilinx則低調許多，但依然拿出了7系列產品與對手叫板。從一年前的65nm到今天的28nm，由於門延時早已不再是速度效能提升的瓶頸，因此使用者能夠感受到的變化只是器件密度的提高和單位成本的下降。除此以外，只能說廠商絞盡腦汁的最佳化器件架構和改善開發工具效能成為了另一道可供觀賞的風景線。

無專屬偶，Xilinx和Altera都紛紛加速推出了內嵌硬核CPU的FPGA器件。FPGA+CPU的解決方案並不稀奇，早在五年前就被提出並付諸實踐，Xilinx和Altera也一直在致力於自己的軟核CPU的推進，但市場反應顯然沒有達到預期。Xilinx順應市場需求，率先於去年4月發布了整合ARM
Cortex-A9 CPU和28nm FPGA的可擴充式處理平台(Extensible ProcessingPlatform)架構。時隔不到一年，可擴充處理平台Zynq-7000系列又被搬上了前台，Xilinx的用心良苦可見一斑。Altera也不示弱，英特爾在去年秋季發布的淩動E600C可配置處理器中就整合了Altera的FPGA，並且Altera即將推出的同樣整合Cortex-A9 CPU的SoC FPGA明顯是要與Xilinx唱對台戲。

對於我們而言，更多的是需要去探討和思索這種新的開發平台是否真的滿足客戶日益增長的“物質文化”需求。我們也不禁會問：FPGA+CPU的整合架構到底是順應了曆史發展的趨勢，還是僅僅曇花一現轉眼即逝？

1所示，一個比較簡化的傳統嵌入式系統如左圖所示，單片整合了CPU的FPGA架構則如右圖所示。單從硬體架構層面來看，好像沒有太大的優勢，僅僅只是變形平板而已。但是真正做過系統開發的工程師都知道，這種變形平板所帶來的不僅僅是BOM成本降低和布局的簡化，更多的利好是我們肉眼看不到的軟硬體底層銜接的最佳化和無形之中的靈活性以及潛在的效能提升。

基於FPGA的CPU整合將帶來的一些潛在優勢包括：更易於滿足大多數系統的功能性需求；潛在的改善了系統的效能；在某些應用中的靈活性和可升級性大大提高；處理器到外設的介面能夠得到最佳化；軟硬體互聯的介面效能獲得極大的提升；有利於設計的重用和新設計的快速成型；簡化單晶片甚至整板的PCB布局布線。

FPGA+CPU的單片整合相較於傳統應用的優勢由此可見一斑，但從另一個角度看，正如CPU從單核到多核演化在延續著摩爾定律的“魔咒”，FPGA+CPU的強勢出擊更像是平行處理在嵌入式應用中的大行其道。

延續一貫的作風，Xilinx和Altera在其嵌入CPU的FPGA器件上都不約而同地選擇了效能出色的ARM Cortex-A9核心，可見他們目前瞄準的市場趨向於中高端應用客戶。而在低端應用方面，即便是網路爆炸的時代，默默無聞的Capital-Micro公司依然不為廣大工程師們所熟知，但他們開發的可重構系統晶片CsoC(Configurable SoC)卻悄然無聲地在中低端市場應用中殺出了一片血路。值得一提的是，這是一家地地道道的中國本土FPGA廠商。

從1971年Intel的第一片4位處理器問世至今恰好已有40個年頭，雖然嵌入式行業經曆了翻天覆地的巨變，但即便你認為它是“土得掉牙”卻簡單實用的8位MCS-51單片機卻依然獨樹一幟，尤其是在國內的整個工控行業中還是有著很強的生命力。從05年成立至今，Capital-Micro先後推出了Astro和AstroII兩代CSoC。其內嵌的8051在兩代器件上分別可以穩定地運行到100MHz和150MHz。雖然由於FPGA製造工藝還處於0.13um，大大制約了邏輯效能，但目前的這兩代產品至少可以滿足包括步進電機控制、LCD驅動控制、介面擴充、LED控制卡、微型印表機在內的工業應用需求。

從器件的內部架構上來看，2所示，AstroII中不僅有同類產品中堪稱效能“卓越”的8051硬核，也整合了一些常見的外設如定時器、看門狗、UART、IIC和SPI等。當然，8051的程式啟動也完全採取了類似很多ARM的直接映射(Fully Shadowed)方式，確保讀寫緩慢的ROM不再成為制約CPU效能的瓶頸。而8051與FPGA的互聯方面，不僅可以使用8051的EMIF定址(23位寬可定址地址匯流排)，4K×8bit的DPRAM也是高速資料轉送的不錯選擇，並且在這些互聯結口上都已經固化好了同步邏輯，無需設計者浪費精力。此外，從最廉價的晶體時鐘支援，到I/O數量的最大化，再到其平易近人的價格，無不向我們展示著這款國產晶片的“經濟適用”。

總而言之，無論是Xilinx還是Altera，抑或是橫空出世的Capital-Micro，他們所力推的全新單片整合器件，無不預示著FPGA+CPU的平行處理架構將在嵌入式應用中開闢出一片嶄新的天地，在這個單片效能提升即將邁入極限的深亞納米時代，靈活多變的FPGA憑藉其專屬的並行性必將助力傳統CPU的效能再次邁向新的高度。

（轉自：http://www.ed-china.com/ART_8800043721_400005_500013_OT_4ec6fa87_02.HTM）