關於在FPGA上實現AES演算法的筆記

針對 key 長度為 128 bits 的AES演算法。

1. AES演算法要做10輪運算，最基本的實現實現用11cycles。

2. 每輪加密要用到16個Sbox，每個Sbox要佔用1個2048 bit 的ROM。key expansion要用4個Sbox。如果on-the-fly 地進行，那麼一共要20個Sbox；如果提前做好key expansion，那麼需要16個Sbox外加1408bits RAM來存放Subkey。

3. 在Altera FPGA上每個Sbox要佔用一個ESB或EAB，在Xilinx FPGA上，每兩個Sbox佔用一個Block RAM（因為每個Block RAM都是dual-port的）。那麼理論上，AES encryption 可以用一片Spartan-II XC2S100（10 Block RAMs）或者一片FLEX EPF10K200S (24 EABs)實現。

4.為了能在ACEX 1K30這種便宜的晶片（6 EABs）上實現，要把一輪分解為4步來做，這樣只用4個Sbox，連同存放Subkey，一共用5 EABs。當然，完成一個128-bit block加密就需要41 cycles，輸送量也降為1/4。