第二講：vcs debugging basics

標籤：

要求：

    1.describe three methods of debugging verilog code using vcs

     2.invoke ucli debugger（不重要）

     3.debug verilog design using ucli（不重要）

 

 

debugging方式：

    1.system task calls*****

    2.ucli(不用)

    3.dve(vcs的gui)**

     4,verdi ******

 模擬需要考慮的因素：

    1.速度  行為及》RTL級》netlist級

    2.訊號可見度

        $display $strobe $monitor $time

    3.訊號可追溯性

   4.可複用性

UCLI debug 方式不建議！！！！ 所以也沒必要看，浪費時間。

 

 

 Debugging with DVE

 

第二講：vcs debugging basics