其他

聲明：本文為原創作品，著作權歸本博文作者所有，如需轉載，請註明出處http://www.cnblogs.com/kingst/            這一節，我們針對大家提出的有關定義寄存器結構體的問題進行解析。在NIOS II軟體開發過程中，如果使用我們提出的寄存器操作方式的話，首先需要定義一個寄存器結構體，之所以這樣做是為了在軟體書寫過程中操作方便，更是為了增強程式的可讀性。我們就拿UART來舉例說明。      首先，我們看一下UART的寄存器說明，如下表所示     

聲明：本文為原創作品，著作權歸本博文作者所有，如需轉載，請註明出處http://www.cnblogs.com/kingst/ 簡介       這一節，我們來講一講有關IIC匯流排的實驗，在硬體中，我們實用了24LC04，一個512位元組的EEPROM。在NIOS

嵌入式圖形化使用者介面uc/gui在nios II上的移植 uc/gui是一個優秀的嵌入式圖形化使用者介面，這幾天的工作就是將它移植到nios II系統上。前人也做了一些工作，不過大部分都是針對其他硬核處理器，針對nios

一、推介圖書初學者建議看基本中文的教材，這樣方便上手（1）《EDA技術使用教程-Verilog（第四版）》潘松 黃繼業，科學出版社國內Verilog經典教材，杭電人民首批試用，由杭電老師（康芯http://www.kx-soc.com/）編著，是初學Verilog理論不錯的好書。（2）《深入淺出玩轉FPGA》吳厚航  北京航空航天大學出版工程師項目實戰演習的案例分析，更具實踐價值。（3）《Verilog 數字系統設計教程》夏宇聞

文章目錄 世界上最神奇的mif檔案產生方案 世界上最神奇的mif檔案產生方案每次想要什麼功能，總是找軟體，死要命的找，比方說上位機、字模提取軟體等等。 可是，你又聽說過mif檔案產生軟體嘛？？ 當年要在液晶上顯示東西，字型檔很大，回頭大。假如說64*64的單色的圖片，那你需要在Quartus II Memory Initialzation File 手工輸入，需要輸入4096個值，等你成功， 都NC了……

轉：http://blog.sina.com.cn/s/blog_4e00cfd30100a1wk.html          FPGA設計中，經常會出現由於設計不合理產生的布線問題，較為突出的一點就是門控時鐘和多扇出問題。    

     在這一篇之前的內容是《Factor Analysis》，由於非常理論，打算學完整個課程後再寫。在寫這篇之前，我閱讀了PCA、SVD和LDA。這幾個模型相近，卻都有自己的特點。本篇打算先介紹PCA，至於他們之間的關係，只能是邊學邊體會了。PCA以前也叫做Principal factor analysis。1. 問題     真實的訓練資料總是存在各種各樣的問題：1、

有時我們需要從網頁上複製一些文章到Word中，但奇怪的是往往會帶有好多向下箭頭的符號，這就是軟斷行符號符號（Word中軟斷行符號是同時按住shift+enter得來的）， 這些軟斷行符號佔用了Word很多的空間，如果手動一個一個刪實在太麻煩了，怎樣才能快速大量刪除這些軟斷行符號符號呢？ 快速大量刪除軟斷行符號 (其中 ^l 的l 是L的小寫)軟斷行符號，是分行符號，又稱“手動分行符號”。方法為：點擊功能表列中的“編輯”→“替換” ，在“尋找內容”裡面輸入^l（或者：點擊下方的“特殊字元”，選中“

Abstract使用Altera所提供的ip時，如UART、DMA...等，只要在SOPC Builder加進要用的ip，Nios II的C語言include正確的header file後，就可以正常使用，為什麼自己寫的ip，還必須將HAL的*.c複製到project的目錄下才能編譯呢?Introduction使用環境：Quartus II 8.1 + Nios II EDS 8.1 + DE2-70 (Cyclone II EP2C70F896C6N)在DE2-70

聲明：本文為原創作品，著作權歸本博文作者所有，如需轉載，請註明出處http://www.cnblogs.com/kingst/ 簡介      這一節，我們來講講有關定時器的內容。定時器，顧名思義，與時間有關係的一個器件，是用於對刻度進行計數併產生周期性中斷訊號的硬體外圍裝置。     

Abstract本文記錄Cadence的NC-Verilog簡易安裝步驟。IntroductionStep 1：增加User VariablePath：C:\Program Files\Cadence Design Systems\IUS\tools\bin;C:\Program Files\Cadence Design Systems\IUS\tools\lib;Step 2：增加System VariableCDS_LIC_FILE :

文章目錄 1.晶片的初始化2.行地址有效3.列讀寫4.  資料輸出（讀）5、資料輸入（寫） SDRAM工作的大體流程1、 首先，我們知道記憶體控制器要先確定一個P-Bank的晶片集合，然後才對這集合中的晶片進行定址操作。因此要有一個片選的訊號，它一次選擇一個P-Bank的晶片集（根據位寬的不同，數量也不同）。被選中的晶片將同時接收或讀取資料，所以要有一個片選訊號。 2、

文章目錄 Modelsim Simulation操作技巧 Modelsim Simulation操作技巧一、Modelsim檔案操作技巧1. 項目工程目錄分配如所示，在altera的整個設計的工程目錄之中，若是單純的邏輯設計（不上nios2系統），一斑檔案目錄結構為此：Wave_test工程目錄下，分為以下幾個分支1) db：為Quartus II 編譯產生的檔案，通常佔去了工程的大部分空間，打包時可刪除.2)

文章目錄 ——Crazy Bingo2010_3_29還是切入正題吧一、Quartus II 9.1 軟體 的安裝二、Quartus II 9.1 的破解附錄 ——Crazy Bingo2010_3_29Altera release （迅雷複製，灰常快）ftp://ftp.altera.com/outgoing/release/Altera 官方網站地址http://www.altera.com/ Altera

  3W原則:       這裡3W是線與線之間的距離保持3倍線寬。你說3H也可以。但是這裡H指的是線寬度。不是介質厚度。是為了減少線間串擾，應保證線間距足夠大，如果線中心距不少於3倍線寬時，則可保持70%的線間電場不互相干擾，稱為3W規則。如要達到98%的電場不互相干擾，可使用10W規則。針對EMI 20H原則：      

許某人：http://blog.csdn.net/hduxyc/article/details/6426463 FSMC全稱“靜態儲存空間控制器”。使用FSMC控制器後，可以把FSMC提供的FSMC_A[25:0]作為地址線，而把FSMC提供的FSMC_D[15:0]作為資料匯流排。(1)當儲存資料設為8位時，(FSMC_NANDInitStructure.FSMC_MemoryDataWidth = FSMC_MemoryDataWidth_8b)    地址各位對應FSMC_A[25:0]，

遠端桌面用戶端和伺服器端都設定了允許本地磁碟映射,但看不見本地碟 方法一：開啟“組策略”。 輸入gpedit.msc在“電腦配置”、“系統管理範本”、“Windows 組件”、“終端服務”、“用戶端/伺服器資料重新導向”、“不允許用戶端磁碟機重新導向”，看一下該項的屬性，將其禁止了。 方法二：

轉自  http://hi.baidu.com/sunch721521/blog/item/1a872173039887148701b0db.html dim fso,my_file,directory,tmpname,num,url,newnameset fso = CreateObject("Scripting.FileSystemObject")'設定檔案目錄所在位置url=inputbox("輸入檔案所在的目錄，如D:\floder")set directory =

豆瓣api通過OAuth允許第三方應用訪問使用者資料，所以OAuth認證就是我們整個project的基礎了。OAuth認證聽起來挺神秘，其實挺簡單的。現在的大型網站的開放平台的認證幾乎都是採用OAuth，比如facebook，twitter，新浪微博等。豆瓣的api有對於OAuth認證的專門說明：http://www.douban.com/service/apidoc/auth在你使用OAuth認證之前，先仔細讀一讀文檔非常有必要，因為中間過程出現一點偏差，你就不能被認證成功，所以仔細閱讀官方文

代碼下載位置: OTPAuthentication2008_05.exe (496 KB) Browse the Code Online 本文討論: 密碼存在的問題產生單次密碼構建基於 Web 服務的 OTP 解決方案測試和部署 OTP 本文使用了以下技術: IIS 7.0、SQL Server  目錄 單次密碼 完整的 OTP 解決方案 測試 OTP 產生器用戶端 樣本網站 身分識別驗證 Web 服務 完整的體繫結構 運行程式碼範例 部署注意事項 嘗試一下 密碼的安全和管理是令企業 IT