其他

Abstract明菜的第五首單曲，也是唯一一首展現高音的歌曲，並且改變了造型。Introduction老實說，這首歌在所有明菜的歌曲中顯得非常突兀，每次聽到這首歌我幾乎都略過。在她所有的單曲與專輯中，沒有一首像トワイライト -夕暮れ便り的key這麼高，不過83年的明菜還是唱上去了，所以看起來明菜的音域很廣，低音是她的拿手，高音也不是問題。我覺得這種歌曲實驗性質頗大，畢竟明菜才剛出道，所以還在試歌路，看看哪種最受歡迎。很多人認為明菜後來嗓子唱壞了，在1989年的AKINA EAST LIVE

原文地址：http://apps.hi.baidu.com/share/detail/32573968有時候系統管理員可能只關心現在系統中運行著哪些程式，而不想知道有哪些進程在運行。由於一個應用程式可能需要啟動多個進程。所以在同等情況下，進程的數 量要比程式多的多。為此從閱讀方面考慮，管理員需要知道系統中啟動並執行具體程式。要實現這個需求的話，就需要利用命令ps來幫忙。要對進程進行監測和控制，首先必須要瞭解當前進程的情況，也就是需要查看當前進程，而 ps

Abstract以前在貼Verilog代碼時，都只能挑C++或者C#的語法著色，但兩者的keyword畢竟不太一樣， 透過dudu的幫助，我將Verilog 2001的keyword加上了，現在部落格園也能漂亮的顯示Verilog代碼了!!Introduction以下是個典型的Verilog代碼，現在keyword都能正確顯示，真是太感動了...。Code highlighting produced by Actipro CodeHighlighter (freeware)http://www.

Abstract之前曾經推薦過一本Verilog的薄書，這次再推薦一本適合FPGA與Quartus II的Verilog入門書籍。Intrduction作者：陸自強 出版社：儒林圖書公司 語言：繁體中文 ISBN：9789574998210之前曾經在(原創) Verilog入門書籍推薦：Verilog數位電路設計範例寶典(基礎篇) (IC Design)

Abstract以DE2_NIOS_Lite 1.1為基礎，做小幅的變動，主要是配合Quartus II 8.0的環境下使用。Introduction使用環境：Quartus II 8.0 + Nios II EDS 8.0 + DE2(Cyclone II EP2C35F627C6)DE2_NIOS_Lite 1.2是以(原創) DE2_NIOS_Lite 1.1 (SOC) (Nios II) (SOPC Builder) (μC/OS-II) (DE2)為基礎加以修改，並維持(原創)

 第1步：單擊左上方蘋果標誌，選擇【系統喜好設定...】第2步：單擊【網路】第3步：單擊【+】,介面選擇【VPN】，VPN類型選擇【PPTP】，服務名稱：預設（可以自訂），然後單擊【建立】第4步：設定【伺服器位址：wangkangle.com】,【賬戶名稱（發往您郵箱的帳號）】，然後單擊【評鑑設定】第5步：設定【密碼（發往您郵箱的密碼）】，設定好後單擊【好】，然後單擊【進階...】第6步：【通過VPN串連發送所有通訊】一定要選中！閑置時間可以修改的長一些。單擊【好】，然後單擊【串連】即可串連VP

AbstractAltera的EDA工具速度都很慢，本文提出一些具體的建議加速Altera工具。Introduction整個Altera產品，有幾個地方速度很慢：1.Quartus II的編譯時間。2.Nios II的編譯時間。3.SOPC Builder的載入時間。要加快Quartus II和Nios II編譯時間，有幾個建議1.使用最快的CPU編譯程式，拼的就是CPU的速度，加RAM加HD並沒有用。2.勿使用低電壓和超低電壓的CPU如你用的是NB，日系機種或平板電腦常會選擇低電壓(如L750

Abstract雖然已經研二了，但離論文的結果仍遙遙無期，也由於忙於論文，所以blog就很少更新了，今天將其中一個『防手震』功能完成，算是這一個月來最大的進展。Introduction我論文要做的是在DE2上利用CMOS像機取得QR Code二維條碼的圖案，然後解出QR Code所代表的內容。其中有幾個要克服的點：1.軟硬體整合：利用軟硬體整合的方式，在DE2平台跑Nios II Softcore CPU，然後加上μC/OS-II由軟體控制硬體，牽涉到Avalon

<原載於藍色小舖Blog 阿森的學習筆記 2006/08/23 Wed 11:15

Abstract當升級到Quartus II 8.0後，很多人都發現Nios II EDS的project template變少了，尤其兩個最好用的Host File System與Zip File System竟然在Nios II EDS 8.0不見了!!本文提出解決方法。Introduction使用環境：Nios II EDS 8.0在Nios II EDS 7.2，預設有12個project template可用：但在Nios II EDS 8.0，卻只剩下10個project

 第1步：點擊右下角的網狀圖標（無線WIFI為訊號表徵圖），然後選擇【開啟網路和共用中心】第2步：選擇【設定新的串連或網路】第3步：選擇【串連到工作區】，單擊【下一步】第4步：如果出現此步驟，請選擇【否，建立新串連】，無此步驟，請略過！第5步：選擇【使用我的Internet串連(VPN)】第6步：輸入【Internet地址wangkangle.com】、【目標名稱（自訂）】，然後單擊【下一步】第7步：輸入【使用者名稱（發往您郵箱中的帳號）】、【密碼（發往您郵箱中的密碼）】，勾選【記住此密碼】方便

Abstract隨著Quartus II 8.0的推出，很多以前在Quartus II 7.2設計的SOPC系統也漸漸更新到Quartus II 8.0，為什麼每次啟動SOPC Builder都會有一堆warning呢?Introduction使用環境：Quartus II 8.0若你用Quartus II 8.0的SOPC Builder去開啟由Quartus II 7.2所設計的SOPC系統，一啟動會出現這樣的訊息：或許你跟我想的一樣，認為只要SOPC

Abstract這是初學者學習Nios II時常遇到的錯誤訊息，本文提出解決方法。Introduction使用環境：Quartus II 8.0 + Nios II EDS 8.0Nios II初學者最常見的錯誤訊息是『Leaving target processor paused』，我在(原創) 如何解決Nios II的『Leaving target processor paused』的錯誤訊息? (IC Design) (Quartus II) (SOPC Builder) (Nios

Ａbstract主動和被動的用法不太一樣。Introduction知覺動詞Code highlighting produced by Actipro CodeHighlighter (freeware)http://www.CodeHighlighter.com/-->看：see, observe, watch, look at聽：hear, listen to感覺：feel1.表示『事實』：主動Code highlighting produced by Actipro

 第1步：右擊【網路位置】，然後單擊【屬性】第2步：單擊【建立一個新的串連】第3步：單擊【下一步】第4步：選擇【串連到我的工作場所的網路】，然後單擊【下一步】第5步：選擇【Virtual Private

AbstractUltraEdit預設沒有支援Verilog語言，該如何讓UltraEdit顯示出Verilog的語法關鍵字呢?IntroductionStep 1：修改wordfile.txt在C:\Program Files\UltraEdit-32\wordfile.txt加入以下資料/L14"Verilog 1364-2001" Line Comment = // Block Comment On = /* Block Comment Off = */ Block Comment On

Abstract暫存器，聽起來好像很高深的東西，其實只要多個D-FF，就可以組成暫存器了。IntroductionMethod 1：使用always blockreg8.v / VerilogCode highlighting produced by Actipro CodeHighlighter (freeware)http://www.CodeHighlighter.com/-->1 /* 2 (C) OOMusou 2008

Abstract原本在3月1號要參加X300的台北發表會，無奈臨時有事沒親眼目睹實機，不過就規格和目前得到的資訊，提出我的個人看法。IntroductionX300幾乎都很完美，若硬要挑，只有幾個小遺憾：1.低電壓的SL7100使用這顆CPU不算決策錯誤，不過這顆CPU

AbstractQuartus II內的SignalTap II是debug Verilog很好的工具，不過似乎有時無法顯示reg的值，我發現一個小技巧可解決這個問題。Introduction使用環境：Quartus II 7.2 SP1 + DE2(Cyclone II EP2C35F627C6)本文是我較早期的方法，並不是很理想，建議參考(原創) 如何使用SignalTap II觀察reg與wire值? (SOC) (Verilog) (Quartus II) (SignalTap II)

Abstractblocking與non-blocking是學習Verilog一個重要的關卡，若能掌握這四個原則，基本上就不會用錯。Introduction要徹底搞懂blocking和nonblocking老實說並不是很容易，需要一些篇幅(請參考(原創) 深入探討blocking與nonblocking (SOC) (Verilog)