其他

CGI指令碼在WIN2000、WINNT下的安裝（下載本教程） 一、準備工作安裝IIS ，即Internet資訊服務組件安裝InstMsi.exe程式安裝ActivePerl設定虛擬目錄在WINNT/2000的 IIS web伺服器裡映射.cgi 或 .pl 二、安裝cgi指令碼  一、準備工作在安裝cgi指令碼之前，請做好下述準備工作，否則指令碼無法正常運行。1、安裝IIS ，即Internet資訊服務組件如果你是在 Win2000 sever 或 WINNT

五、自動化操作輕鬆入門系列5控制項操作 然而，在真正實現自動化時僅靠上面的技術往往難以達到預期目的。下面開始進入最為重要的控制項操作。 1、設定文本 在安裝軟體的過程中使用者往往需要提供一些必需資訊，比如安裝目錄。很多使用者並不喜歡把軟體安裝到預設的C盤而更願意把它們安裝到別的地方，那麼指令碼究竟提供了什麼方法能讓我們修改如所示的路徑呢？ 我們先用上文中提到的AutoIt3 Window Spy 或 AutoIt Window Info

Abstract以前在貼Verilog代碼時，都只能挑C++或者C#的語法著色，但兩者的keyword畢竟不太一樣， 透過dudu的幫助，我將Verilog 2001的keyword加上了，現在部落格園也能漂亮的顯示Verilog代碼了!!Introduction以下是個典型的Verilog代碼，現在keyword都能正確顯示，真是太感動了...。Code highlighting produced by Actipro CodeHighlighter (freeware)http://www.

Abstract在上一篇blog，我們學會如何開發一個硬體Controller，並加上軟體API，讓Nios II軟體能順利地控制硬體，並且讓七段顯示器從0屬到100。或許由同學會問：『要讓七段顯示器從0數到100，我用純硬體的方式開發，全部的Verilog程式碼不超過50行，為什麼要大費周章的使用軟硬體設計的方式呢?還要多學了SOPC Builder、Avalon Bus、Nios II，增加學習曲線，執行速度也比純硬體慢，FPGA所使用的資源(LE)也比純硬體多很多!!』

原文連結more命令一般用於顯示內容超過一屏的檔案。其他命令經常和more匹配使用，但more命令也客單獨使用。 (1)其他命令和more命令匹配使用：格式：    其他命令格式|more範例：[root@redhat9/]ls -al|more    %ls查看檔案清單時，檔案太多，一屏顯示不完，需要一屏一屏地顯示就要用more(2)more 命令單獨使用：格式：more  [選項]  檔案    或者   more [-dlfpcsu] [-num] [+/pattern]

.net類庫已經協助我們實現了視窗的關閉，如果此視窗是系統的主視窗，關閉此視窗即應該退出了整個應用程式。但事實上有時候並不是這樣的，關閉視窗，只是停止了當前視窗的訊息迴圈。系統主視窗，實質上是Main函數中開始訊息迴圈的視窗，這個訊息迴圈結束後，Main函數就基本上完成了曆史使命，整個應用程式自然就結束了。Application.Exit()方法是終止所有線程上的訊息迴圈，一般情況下，無論在什麼地方調用此方法，程式就能退出。但是如果你在程式中加入了某些耗時甚至是死迴圈的線程，那麼即使是訊息迴圈終

TMC(Traffic Message Channel,交通訊息頻道)就是我們常說的即時交通路況，如果從狹義的來看，可能就是歐洲的RDS-TMC，一種基於FM廣播的即時交通路況發送和接收系統，廣義的理解已經完全超出了歐洲標準的限制，資料轉送不僅僅可以使用FM發射，也可以使用GPRS或者DAB等方式進行傳輸，並且TMC已經不僅僅是交通路況資訊，甚至可以傳輸天氣資訊，而最終的發展演變可能可以傳送停車場車位、電影院入座、餐館就餐等許多即時資訊，儼然是一個LBS的系統了。那麼現階段TMC的作用是什麼呢？

TMS是tile map service的縮寫，是一種瓦片地圖服務，也稱之為WMTS（web map tile service），具體的標準可以見OGC網站。TMS的演算法很簡單，就是把投影后的世界地圖按照層級進行四叉樹(待驗證)切割，切割後的瓦片數量隨層級呈金字塔型，數量和層級關係如下表所示：01 tile covers whole world1 tile12 × 2 tiles4 tiles24 × 4 tiles16 tilesn2n × 2n tiles22n tiles124096

共有兩種庫：一種是LIB包含了函數所在的DLL檔案和檔案中函數位置的資訊（入口），代碼由運行時載入在進程空間中的DLL提供，稱為動態連結程式庫dynamic link library。一種是LIB包含函數代碼本身，在編譯時間直接將代碼加入程式當中，稱為靜態連結庫static link

參考地址：http://blog.csdn.net/zhsp1029/article/details/2171462 /*msgserver.c*/#include <stdlib.h>#include <string.h>#include <errno.h>#include <sys/types.h>#include <sys/ipc.h>#include <sys/msg.h>#include <sys/stat.

Abstract以DE2_NIOS_Lite 1.1為基礎，做小幅的變動，主要是配合Quartus II 8.0的環境下使用。Introduction使用環境：Quartus II 8.0 + Nios II EDS 8.0 + DE2(Cyclone II EP2C35F627C6)DE2_NIOS_Lite 1.2是以(原創) DE2_NIOS_Lite 1.1 (SOC) (Nios II) (SOPC Builder) (μC/OS-II) (DE2)為基礎加以修改，並維持(原創)

Abstract應該很多人都知道Cliff Cummings這位大師，他本身是Verilog standard制定成員之一，這裡有他所有發表的paper。Introduction其實我的(原創) 深入探討blocking與nonblocking (SOC) (Verilog)這篇主要的資料也是從他的Nonblocking Assignments in Verilog Synthesis, Coding Styles That

using System;using System.Collections.Generic;using System.Text;using System.Xml;namespace ConsoleApplication1{    class Program    {        static void Main(string[] args)        {            XmlDocument doc = new XmlDocument();//建立文檔對象           

硬體：MAX II EPM240T100C5軟體：Quartus II 10.0step_motor.vmodule step_motor//#(parameter RPM50 = 40, RPM300 = 6)#(parameter RPM50 = 1000, RPM300 = 3)( // global clock and asyn reset input CLOCK_50, input RST_N, // step motor interface

文章目錄 對讀者的假設內容小結輔助閱讀參考 對讀者的假設已經掌握：可程式化邏輯基礎 Verilog HDL基礎 使用Verilog設計的Quartus II入門指南 使用Verilog設計的ModelSIm入門指南  內容1 基本門電路1.1 採用結構化描述方式1. 使用Quartus II建立工程logic_gates，頂層模組名為logic_gates，1.1所示。 圖1.1 建立工程logic_gates 2.

文章目錄 版本1版本2 我以前在艾米電子寫的驅動。貼在部落格之目的：一、時常記記，以防忘記；二、分享給大家。也許是工作比較忙之緣故吧，新近的博文囉嗦的話語少了許多，直接貼上代碼，大家有什麼不明白的，留言即可。版本1 頂層例化檔案module seg7x8( input CLOCK_50, // 板載50MHz時鐘 input Q_KEY, /

文章目錄 引子解決方案sof+elf>flash>hex>jic參考 引子使用Nios II Flash Programmer下載後無法從EPCS啟動的問題集中在以下版本：9.0SP2 9.1、9.1SP2 11.0 究其根本，就是這幾個版本的Series Flash

文章目錄 阻塞賦值VS非阻塞賦值 說明翻譯自：FPGA Prototyping By Verilog Examples: Xilinx Spartan-3 Version的第7章第一節 內容阻塞賦值VS非阻塞賦值有兩種指派陳述式被用在always塊內：阻塞賦值與非阻塞賦值。關於阻塞與非阻塞複製有3條簡單的準則：將電路分為兩部分：寄存器電路和組合電路 在寄存器電路中使用非阻塞賦值 在組合電路中使用阻塞賦值  1 概覽阻塞賦值 基本文法如下：[

文章目錄 1 從計數器到分頻器2 偶數分頻器3 奇數分頻器 對讀者的假設已經掌握：可程式化邏輯基礎 Verilog HDL基礎 使用Verilog設計的Quartus II入門指南 使用Verilog設計的ModelSIm入門指南 內容1

AbstractSOPC最可貴之處就是它的彈性，所以儘管已經建立了Nios II SBT project，你還可以去更改FPGA的RTL或者Qsys的架構與IP，此時Nios II SBT project該做哪些步驟才能反映出更改過的硬體架構呢?是該Generate BSP？還是該BSP Editor?或者該Build Project?其執行順序又是如何呢？Introduction使用環境：Windows XP SP3 + VirtualBox 4.1.2 + Quartus II