其他

對Altera器件的編程，本人總結如下，希望多多點評哦。。。。。。。。。。設定檔：Altera器件，在進行Quartus編譯邏輯Code結束後，會產生pof（program object file）編程對象檔案和sof（SRAM object file）SRAM對象檔案。pof用來載入EPC，sof用來直接配置FPGA的SRAM結構，其中sof檔案可以轉成jic（JTAG indirect configure

Abstract若在Matlab安裝過DSP Builder，日後將DSP Builder移除後，只要一起動Matlab就有錯誤訊息，該如何解決呢?Introduction使用環境：Matlab R200b之前安裝過DSP Builder 7.2與8.0，但Quartus II 8.1之後，我就沒再安裝DSP Builder，發現一開啟Matlab，就會有以下錯誤訊息：解決方法如下：Step 1：用Notepad開啟C:\Program

1 PS/2介面和協議1.1 介面的物理特性        PS/2介面用於許多現代的滑鼠和鍵盤,由IBM最初開發和使用｡物理上的PS/2介面有兩種類型的連接器:5腳的DIN和6腳的mini-DIN｡圖1就是兩種連接器的引腳定義｡使用中,主機提供+5V電源給滑鼠,滑鼠的地串連到主機電源地上｡ 1.2 介面協議原理       

1、概述　　HiNOC（High performance Network Over Coax，高效能同軸網路），HiNOC使用者接入技術一種基於同軸電纜的射頻調製技術。該技術利用有線電視網同軸電纜的網路布線，通過增加HiNOC Bridge (HB)和HiNOC Modem (HM)等相關裝置，實現高速和高品質多業務接入，可承載包括IPTV、VOD、VOIP、高速上網等寬頻業務應用。

    前段時間用SAMBA還好好的，這幾天不知道為什麼連不上去了，PING IP可以PING通，但串連SAMBA的時候卻“connection refused”,估計伺服器重新起動過，SAMBA沒有自動啟動，然後先service smb start 啟動SAMBA，再寫入SHELL指令碼讓其開機自動啟動。      在 /etc/init.d 中作一個如下內容的指令碼，指令碼名為smbd。一，LINUX下寫SHELL指令碼過程:1：建立一個檔案touch

1.  EG3 關於嵌入式開發的網站，提供非常多關於嵌入式開發的資料。包括開發公司，技術文檔，免費資源等等。版麵包括busses & boards,embedded software,dsp,embedded systems,open source,rtos,embedded chips,system-on-a-chip 等等。強烈推薦 http://www.eg3.com/ - 外文  2.  The First Stop for the Latest ICs and

Avalon介面提供具有系統級功能的控制訊號，如插斷要求和複位請求訊號。這些訊號不是和每個資料轉送直接相關的。 4.10.1插斷要求訊號        Avalon插斷要求訊號允許從連接埠發出插斷要求(IRQ)， 表示它需要主連接埠為之服務。Avalon交換架構在系統的從連接埠和主連接埠之間傳遞IRQ訊號。 1. 從連接埠中斷訊號：irq        

CycloneII特殊管腳的使用在論壇中看到了有朋友發帖講到Altera FPGA特殊管腳的串連，對我這樣的初學者很有協助，查了一下Altera的CycloneII手冊和資料，補充一下各個特殊管腳的功能和使用方法。EP2C5T144C8N/EP2C5Q208C8N1/1.I/O, ASDO在AS 模式下是專用輸出腳，在PS 和JTAG 模式下可以當I/O 腳來用。在AS 模式下，這個腳是CII 向串列配置晶片發送控制訊號的腳。也是用來從配置晶片中讀配置資料的腳。在AS 模式下,ASDO

地址連結：http://bbs.uconny.com/thread-189-1-2.html Nios II裝置分析       Altera公司是世界上可程式化晶片系統（SOPC）解決方案領先者之一，Nios II是Altera公司推出的最新32位嵌入式軟核處理器，具有很大的靈活性，Nios II開發包中含有一套通用外設和介面庫，使用者可以方便的進行系統整合。我們也需要將擁有自主智慧財產權的IP整合到Nios II處理器系統，通過SOPC

iCore2是一款包含ARM / FPGA兩大利器的雙核心板。ARM方面，採用意法半導體高效能的32位Cortex-M3核心STM32F103VE微處理器，主頻達72MHz，並包含豐富外設介面。FPGA方面，採用最新的CycloneTM四代FPGA

轉載地址：http://article.ednchina.com/Other/20090206075509.htm 　EDN部落格精華文章  作者：codeman 　　在edn上看到很多仁兄的文章 大受啟發 也寫寫自己的理解 一同討論　　set_input_delay/ set_output_delay　　在與時鐘選項定義的時鐘相關的輸入port上定義data arrival TIme，可將輸入延時定義與上升沿或下降沿相關。　　如果輸入延時與簡單的產生時鐘相關，到產生時鐘的clock

Abstract本文介紹解決Quartus II 6.0 license的詳細步驟。IntroductionStep 1:下載QuartusII61_helper.zip。Step 2:執行QuartusII61_patch.exe，將C:\altera\61\quartus\bin\sys_cpt.dll予以patch，若程式出現亂碼別在意，此為簡體中文，在繁體Windows下會有亂碼屬正常。Step

最近用到sopc，設計片外ram，故整理“SOPC中SDRAM controller 的Timing配置”一文以備忘。 Timing選項：CAS latency cycles（CAS等待時間）：即為“從讀命令到資料輸出的等待時間”，其以時鐘為單位。允許值是1、2、3，預設為3。initialization refresh cycles（初始化重新整理周期）：即為“複位後，SDRAM控制器要執行多少個重新整理周期作為初始化序列的一部分”，其以時鐘為單位。允許值1~8，預設為2。issue one

AbstractDE2-70 CD中的範例，CPU與SDRAM、SRAM都是跑在100MHz，是否能對DE2-70超頻，讓實驗數據更漂亮呢?Introduction超頻大概就分兩種：對CPU超頻或者對記憶體超頻。在DE2-70，對CPU超頻不難，調整一下pll即可，比較有問題的是要如何對SRAM與SDRAM超頻，由其SDRAM會clock skew，所以又牽涉到phase shift。經過一天的實驗，得到以下的結論：Nios II CPU / SDRAM / SRAM頻率：100MHz( 50

  函數訊號發生器，是一種產生函數波形的電子測試裝置，是研發、生產調試中最常用的電子儀器之一。AB-S05 基於 DDS （直接數字合成）技術，內建 16 種常用波形，具有頻率解析度高、輸出穩定等優點。主要特徵如下：一、 波形輸出功能採樣率 80M Sa/s；縱向解析度 12bit；標準波形： 正弦波 方波 三角波 鋸齒波 負鋸齒波 SINC 指數上升 指數下降 雜訊 正全波整流 負全波整流 正半波整流 負半波整流 高斯函數 AM 直流頻率範圍：正弦波：0.00

一，概述LVDS低壓差分訊號，最早由美國國家半導體公司 提出的一種高速串列訊號傳輸電平，由於它傳輸速度快，功耗低，抗幹擾能力強，傳輸距離遠，易於匹配等優點，迅速得到諸多晶片製造廠商和應用商的青睞，並通過TIA/EIA的確認，成為該組織的標準（ANSI/TIA/EIA-644 standard）。LVDS訊號被廣泛應用於電腦、通訊以及消費電子領域，並被以PCI－Express為代表的第三代I/O標準中採用。 LVDS訊號的電壓擺幅只有350MV，

黑金動力社區：http://www.heijin.orgMS531 是一款基於Analog Device 公司BF531 DSP的最小系統體驗版，現在已經把ucLinux成功的運行在這個系統上了。移植記錄稍後會呈現給大家，現在把燒寫步驟敘述一下。一、     準備工作  硬體：MS531板子及配套的電源、USB線，運行Windows的PC一台；USB轉串口板子一塊；  軟體： MS531 ucLinux 軟體包；包括 sfl.exe 燒寫軟體，uboot

Abstract本文介紹破解Quartus II 7.2 SP1詳細步驟。IntroductionStep 1:下載QuartusII72_SP1_helper.7z。 Step 2:執行QuartusII72_SP1_patch.exe，將C:\altera\72\quartus\bin\sys_cpt.dll予以patch，若程式出現亂碼別在意，此為簡體中文，在繁體Windows下會有亂碼屬正常，若你在乎亂碼，請下載微軟的AppLocale解決。Step

　　連續時間訊號經採樣、截斷後的序列為Xn(n)，其頻譜函數XN(ejw)，並不隨序列末端補零而改變，訊號的頻率解析度為Fs/N.序列末端補零隻能提高訊號頻譜顯示的解析度。換句話說，如果連續時間訊號在離散化或時域加窗截斷過程中，由於頻譜泄漏或混疊等原因已造成訊號頻譜中資訊的失真，則無論怎麼補零做DFT，都無法再恢複已損失的資訊。　　提高訊號的頻率解析度只有提高訊號的採樣頻率或增加序列的截斷長度N(訊號的期間加長)。1）資料後面補零-------不能提高訊號的頻率解析度　　序列末端補零後，儘管訊號