其他

初步使用Xilinx CORE Generator:    參考書籍：《Xilinx ISE 5.x 使用詳解》 EDA先鋒工作室P63-P72：IP核產生工具——CORE Generator    1. 對於如何在工程中加入IP核，是很簡單的，我在未看書之前，就可根據提示挑選適當的核，對核進行參數設定，將核加入工程。    2.

對Altera器件的編程，本人總結如下，希望多多點評哦。。。。。。。。。。設定檔：Altera器件，在進行Quartus編譯邏輯Code結束後，會產生pof（program object file）編程對象檔案和sof（SRAM object file）SRAM對象檔案。pof用來載入EPC，sof用來直接配置FPGA的SRAM結構，其中sof檔案可以轉成jic（JTAG indirect configure

NOR和NAND是現在市場上兩種主要的非易失快閃記憶體技術。Intel於1988年首先開發出NOR flash技術，徹底改變了原先由EPROM和EEPROM一統天下的局面。緊接著，1989年，東芝公司發表了NAND

Abstract若在Matlab安裝過DSP Builder，日後將DSP Builder移除後，只要一起動Matlab就有錯誤訊息，該如何解決呢?Introduction使用環境：Matlab R200b之前安裝過DSP Builder 7.2與8.0，但Quartus II 8.1之後，我就沒再安裝DSP Builder，發現一開啟Matlab，就會有以下錯誤訊息：解決方法如下：Step 1：用Notepad開啟C:\Program

1 PS/2介面和協議1.1 介面的物理特性        PS/2介面用於許多現代的滑鼠和鍵盤,由IBM最初開發和使用｡物理上的PS/2介面有兩種類型的連接器:5腳的DIN和6腳的mini-DIN｡圖1就是兩種連接器的引腳定義｡使用中,主機提供+5V電源給滑鼠,滑鼠的地串連到主機電源地上｡ 1.2 介面協議原理       

根據海思驗證大牛一文《總結我的思路，如何在驗證中發現和定位Bug》整理而得。很多新晉的驗證人員抱怨，這麼多訊號，這麼複雜的串連關係，千頭萬緒，眼睛都看得長挑針，還是看不出東西。OK，我說，這是沒辦法的事情，看波形，追波形，是一個經驗積累的過程，任誰都逃不掉。越是看，越是明白，越是不看，越是不懂。看得多了，自然就知道應該抓那些訊號，如何分類，如何追溯了。所以我奉勸某些希望通過全自動的Log和資訊推導結果，或者每次一有問題就找設計人員看波形的驗證人員，回頭是岸。波形，是邏輯啟動並執行最真實的表現，逃

Abstract『Leaving target processor paused』是Nios II初學者常遇到的錯誤訊息，本文提出解決方法。使用環境：Quartus 6.0 SP1 + Nios II 6.0 + DE2 (Cyclone II EP2C35F627C6)IntroductionC++在template部分，有一個讓人詬病之處是：compiler所回報的錯誤訊息很難debug，導致很多人對template避而遠之。Nios

文章來源： http://www.xcar.com.cn/bbs/viewthread.php?tid=8193654&extra=&showthread=&page=1 作者：Carl.Zeiss http://www.xcar.com.cn/bbs/space.php?563013/myblogs 以前一直用蒙恬手寫1.3 , 也就是下面這個:優點是程式小, 不過缺點也是小..... 手寫區太小，在 mio

1、 【問題】Pin Planner 的使用問題：在QuartusII 7.2 ，時序模擬都通過，但是，一旦使用Pin Planner設定引腳後，時序模擬就發生變化，與功能模擬結果不一致，不是理想的結果。使用Pin

    前段時間用SAMBA還好好的，這幾天不知道為什麼連不上去了，PING IP可以PING通，但串連SAMBA的時候卻“connection refused”,估計伺服器重新起動過，SAMBA沒有自動啟動，然後先service smb start 啟動SAMBA，再寫入SHELL指令碼讓其開機自動啟動。      在 /etc/init.d 中作一個如下內容的指令碼，指令碼名為smbd。一，LINUX下寫SHELL指令碼過程:1：建立一個檔案touch

Avalon介面提供具有系統級功能的控制訊號，如插斷要求和複位請求訊號。這些訊號不是和每個資料轉送直接相關的。 4.10.1插斷要求訊號        Avalon插斷要求訊號允許從連接埠發出插斷要求(IRQ)， 表示它需要主連接埠為之服務。Avalon交換架構在系統的從連接埠和主連接埠之間傳遞IRQ訊號。 1. 從連接埠中斷訊號：irq        

地址連結：http://bbs.uconny.com/thread-189-1-2.html Nios II裝置分析       Altera公司是世界上可程式化晶片系統（SOPC）解決方案領先者之一，Nios II是Altera公司推出的最新32位嵌入式軟核處理器，具有很大的靈活性，Nios II開發包中含有一套通用外設和介面庫，使用者可以方便的進行系統整合。我們也需要將擁有自主智慧財產權的IP整合到Nios II處理器系統，通過SOPC

iCore2是一款包含ARM / FPGA兩大利器的雙核心板。ARM方面，採用意法半導體高效能的32位Cortex-M3核心STM32F103VE微處理器，主頻達72MHz，並包含豐富外設介面。FPGA方面，採用最新的CycloneTM四代FPGA

轉載地址：http://article.ednchina.com/Other/20090206075509.htm 　EDN部落格精華文章  作者：codeman 　　在edn上看到很多仁兄的文章 大受啟發 也寫寫自己的理解 一同討論　　set_input_delay/ set_output_delay　　在與時鐘選項定義的時鐘相關的輸入port上定義data arrival TIme，可將輸入延時定義與上升沿或下降沿相關。　　如果輸入延時與簡單的產生時鐘相關，到產生時鐘的clock

轉載地址：http://www.cnblogs.com/kuwoyidai/archive/2010/10/15/1870455.html 常規記憶體(Conventional Memory)：系統記憶體的第一個640 KB就是著名的常規記憶體。每一個PC機使用者隨著時間的推移都更加清楚的知道它，(也更加恨它:)），它是標準DOS程式、DOS驅動程式、常駐記憶體程式等可用的地區，它們統統都被放置在00000h~9FFFFh之間。上位記憶體區(Upper Memory

Abstract本文介紹解決Quartus II 6.0 license的詳細步驟。IntroductionStep 1:下載QuartusII61_helper.zip。Step 2:執行QuartusII61_patch.exe，將C:\altera\61\quartus\bin\sys_cpt.dll予以patch，若程式出現亂碼別在意，此為簡體中文，在繁體Windows下會有亂碼屬正常。Step

聲明：本文為原創作品，著作權歸本博文作者所有，如需轉載，請註明出處http://www.cnblogs.com/kingst/  簡介      這一節，我們來講講NIOS II中的SPI匯流排的用法。首先，我們來簡單介紹一下SPI匯流排吧，SPI是英文Serial Peripheral Interface的縮寫，中文意思是串列外圍裝置介面，是Motorola公司推出的一種同步串列通訊方式，是一種四線同步匯流排，因其硬體功能很強，與SPI有關的軟體就相當簡單，使CPU有更多的時間處理其他事務。 

FPGA黑金開發板 by AVIC(馬瑞) is licensed under a Creative Commons 署名-相同方式共用 2.5 中國大陸 License.  聲明：本文為原創作品，著作權歸本博文作者所有，如需轉載，請註明出處http://www.cnblogs.com/kingst/          最近得到大家的反饋，說用寄存器直接映射的方法不好用，點亮一個LED都不行。今天調試我的改版核心版，竟然也遇到了這樣的情況。於是研究了一下，發現了問題的根源。在此給大家解釋一下。 

AbstractDE2-70 CD中的範例，CPU與SDRAM、SRAM都是跑在100MHz，是否能對DE2-70超頻，讓實驗數據更漂亮呢?Introduction超頻大概就分兩種：對CPU超頻或者對記憶體超頻。在DE2-70，對CPU超頻不難，調整一下pll即可，比較有問題的是要如何對SRAM與SDRAM超頻，由其SDRAM會clock skew，所以又牽涉到phase shift。經過一天的實驗，得到以下的結論：Nios II CPU / SDRAM / SRAM頻率：100MHz( 50