其他

對verilog的初學者來說，線網和變數reg之間的不同點，也許是最難的。你有時得用reg而有時卻得使用wire，使用來使用去，簡直頭暈。而在SystemVerilog中，我們將會看到你可以在過去verilog中用reg型或是wire型的地方用logic型來代替。實際上logic是對reg資料類型的改進，使得它除了作為一個變數之外，還可以被連續賦值、門單元和模組所驅動，顯然，logic是一個更合適的名字。舉個RAM

Abstract十多年的編程生涯，還沒遇過解不了的問題，只是時間長短而已，但這次開發DE2上CCD驅動程式，足足花了三個多月，若要問我這學期在幹嘛?全部的時間都花在寫這個程式了，這是我程式生涯最艱苦的一戰。Introduction從開始寫程式到現在，從Visual FoxPro -> Visual BASIC -> ASP -> ASP.NET(C#) ->

網上訂票，宣告拼體力時代的終結，取而代之，拼腦力的時代到來了。下面介紹一下最近看的訂票選用瀏覽器的技巧，一言以蔽之，用chrome和firefox才是王道。方法.1    用chrome訂票 先介紹用chrome訂票所需的裝備：1. chrome瀏覽器2. 12306 Auto

Abstract由於體積和成本因素，嵌入式系統的記憶體都很小，所以系統開發人員都很在意編譯出的程式碼大小，本文討論減少Nios II EDS編譯程式碼大小的方法。使用環境：Nios II EDS 7.2 SP1Introduction以DE2而言，on-chip memory最多隻能49KB，SRAM只有512KB，SDRAM也只有8MB，這和Intel x86平台動不動都有上G的記憶體不同，尤其有時為了簡化debug因素，只用on-chip memory時，最常遇到的就是on-chip

可以產生受約束的隨機激勵是sv驗證語言中最主要的feature，這裡有一個常常會被驗證工程師忽視的問題，就是隨機化種子（seed）。我們知道，用verilog裡面的$random或者sv裡面的$urandom產生的都只是偽隨機數，也就是說，如果不改變seed，每次模擬產生的隨機數都一樣。sv的受約束的隨機化方法與上述情況其實也有點相同。sv中，每個對象維持自身的內部RNG，排他地用於randomize()方法，這使得對象的隨機化保持各自獨立。當產生對象時，建立它的線程的RNG的下一個值被用於設定

Abstract 有時候必須在程式中讀取文字檔或影像檔，此時該將檔案放在哪裡呢?Nios II提供了Zip File System的機制，只要將檔案放在沒有壓縮的zip檔內，就可以使用C語言的fopen()對檔案作讀取。使用環境：Quartus II 7.2 SP1 + Nios II 7.2 SP1 + DE2(Cyclone II EP2C35F627C6)Introduction Nios II EDS本身就有提供Zip File System這個project

VCS對verilog模型進行模擬包括兩個步驟： 1. 編譯verilog檔案成為一個可執行檔二進位檔案命令為：vcs source_files 2. 運行該可執行檔：./simv 類似於NC, 也有單命令列的方式：vcs source_files -R -R 命令表示, 編譯後立即執行。vcs常用的命令選項如下： -cm line|cond|fsm|tgl|obc|path　設定coverage的方式 +define+macro=value+　　　　　先行編譯宏定義 -f

Abstract若是使用DMA的方式做硬體加速，會寫master ip是很重要的關鍵，但master相關的書籍與範例都很少，這是一份Altera原廠所提供的master範例。Introduction或許很多人已經知道Altera這個範例了，但本篇主要是寫給想學習寫master ip，卻苦無範例可學習的人參考，這個範例寫的很棒，仔細研究可以學到很多東西，歡迎大家一起討論這個範例。Avalon Memory-Mapped Master TemplatesSee Also(筆記)

ASM公司首席技術執行官       廖秋棋教授 一、Six Thinking Hats的主要內容：Each 'Thinking Hat' is a different style of thinking. These are explained below: White Hat:With this thinking hat you focus on the data available. Look at the information you have, and see what you

初步使用Xilinx CORE Generator:    參考書籍：《Xilinx ISE 5.x 使用詳解》 EDA先鋒工作室P63-P72：IP核產生工具——CORE Generator    1. 對於如何在工程中加入IP核，是很簡單的，我在未看書之前，就可根據提示挑選適當的核，對核進行參數設定，將核加入工程。    2.

Field ：Video與graphics之間的關鍵區別       當今世界上主要的video訊號都是基於field的，而不是基於frame的。無論何時，只要你想處理video，那你就必須對field的一些基本要素做深入理解。用軟體正確處理video是需要技巧的；這與處理ol的graphics映像有根本的不同。本文檔將對許多這樣的基本概念進行解釋。      

為了很好的組織檔案，我將.h檔案放在程式的include目錄下，而.c檔案卻在與include同級的另一目錄下。這樣的話，我怎麼寫“檔案路徑字串”呢？例如：目錄結構如下：api                                 include                                           common.h                                 lib                                

手機BGA IC的拆焊及常見問題的處理技巧                         朱海慶一    植錫工具的選用１．植錫板         市售的植錫板大體分為兩類：一種是把所有型號都做在一塊大的連體植錫板上；另一種是每種IC一塊板，這兩種植錫板的使用方式不一樣。 連體植錫板的使用方法是將錫漿印到IC上後，就把植錫板扯開，然後再用熱風槍吹成球。這種方法的優點是操作簡單成球快，缺點是    １．錫漿不能太稀。   

AbstractDE2原廠光碟所附的『播放SD卡內wav檔音樂』範常式式並無法在Quartus II 6.1 + Nios II 6.1正常執行，本文提出解決的方式。使用環境 : Quartus II 6.1 + Nios II 6.1ProblemDE2原廠光碟所附的範常式式是由Quartus II 6.0 + Nios II 6.0所開發，本來在Quartus II 6.0 + Nios II

根據海思驗證大牛一文《總結我的思路，如何在驗證中發現和定位Bug》整理而得。很多新晉的驗證人員抱怨，這麼多訊號，這麼複雜的串連關係，千頭萬緒，眼睛都看得長挑針，還是看不出東西。OK，我說，這是沒辦法的事情，看波形，追波形，是一個經驗積累的過程，任誰都逃不掉。越是看，越是明白，越是不看，越是不懂。看得多了，自然就知道應該抓那些訊號，如何分類，如何追溯了。所以我奉勸某些希望通過全自動的Log和資訊推導結果，或者每次一有問題就找設計人員看波形的驗證人員，回頭是岸。波形，是邏輯啟動並執行最真實的表現，逃

轉貼自Roger的研究生日誌 之 淺談嵌入式系統(SOC) 嵌入式系統(SOC)算是近幾年來相當熱門的話題，許多人也紛紛朝這方向研究及分析，不過也有大多數的人不得其門而入，在此小弟簡單的介紹一下。要使用SOC之前，我們必須先考量一個問題，我們所建立的SOC功能為何，目的為何，如果說只是單純建立幾個基本正反器，或者是幾個簡單的邏輯閘組成的電路，小弟是認為這用硬體描述語言就可以解決，甚至於買塊麵包板跟IC回來插一插就搞定了，若說用到SOC

using System.Runtime.InteropServices;namespace SmgTest{     public class Form1 : System.Windows.Forms.Form    {　　　  [DllImport("SmGwAPI.dll", CharSet=CharSet.Auto)]  　　　public static extern int InitSMGPAPI( char * sINIFile);　}}這是SmGwAPI庫中的介面：SMGPAPI_

Abstract『Leaving target processor paused』是Nios II初學者常遇到的錯誤訊息，本文提出解決方法。使用環境：Quartus 6.0 SP1 + Nios II 6.0 + DE2 (Cyclone II EP2C35F627C6)IntroductionC++在template部分，有一個讓人詬病之處是：compiler所回報的錯誤訊息很難debug，導致很多人對template避而遠之。Nios

http://article.ednchina.com/Analog/20081010082603.htm國防科技大學理學院 範磊 謝元平　　對於眾多需要檢測的微弱量，如弱光、弱磁、微溫度、微電流、微震動、小位移等，通常都是通過各種感應器做非電量的轉換，使檢測對象轉變為電量（電流或電壓）。由於所測對象本身為微弱量，受各種不同感應器靈敏度的限制，所得到的電量還是小訊號，一般不能直接用於採樣處理。在訊號檢測的電路設計中，一般訊號都需要經過一級或 多級的前置放大。此時的訊號中所包含的雜訊包括2個方面：

目前幾乎所有的數字萬用表都採用專用整合電路進行A／D轉換。表1列出了部分常見數字表A／D晶片的配置情況。 一、模／數轉換器的代換 目前幾乎所有的數字萬用表都採用專用整合電路進行A／D轉換。表1列出了部分常見數字表A／D晶片的配置情況。 ICL7106、ICL7126、ICL7136同屬於ICL7106系列，都能驅動3