其他

解決VS2005中，線程間不可互操作的問題，一攬子解決方案： 一、首先，定義一個類：SetControlProperty using System.Reflection;using System;using System.Windows.Forms;namespace Ways.Utils{ class SetControlProperty { delegate void SetValueDelegate(Object obj, Object val, Object[

http://www.geekgirls.com/windowsxp_controlpanel.htmTable 1. Common Control Panel appletsAccessibility Optionsaccess.cplAdd New Hardware Wizardhdwwiz.cplAdd/Remove Programsappwiz.cplDate and Time Propertiestimedate.cplDisplay

 FPGA設計中，經常會出現由於設計不合理產生的布線問題，較為突出的一點就是門控時鐘和多扇出問題。  門控時鐘指的是不用FPGA內部的全域時鐘資源BUFG來控制觸發器的時鐘沿輸入端而是採用組合邏輯和其它時序邏輯（如分頻器）產生的訊號作為觸發器的時鐘沿輸入端。門控時鐘容易帶來時鐘漂移、毛刺等，使得觸發器誤動作，通常，對於驅動的觸發器數量較少的門控時鐘，編譯器可以自動將分布時鐘緩衝器將其布線最佳化，但是對於驅動觸發器較多的門控時鐘，將會使布線不穩定，重者造成設計混亂。門控時中較多，也會使得整個設計的

PN序列（Pseudo-noise Sequence）又稱之為“偽雜訊序列” 這類序列具有類似隨機雜訊的一些統計特性，但和真正的隨機訊號不同，它可以重複產生和處理，故稱作偽隨機雜訊序列。PN序列有多種，其中最基本常用的一種是最長線形反饋移位寄存器序列，也稱作m序列，通常由反饋移位寄存器產生。PN序列一般用於擴充訊號頻譜。下面就用verilog代碼實現PN序列：module pn_generator(a,clk,pn,en,clr);    input [3:0] a;    //initial

1、概念通訊裝置之間任何實際應用資訊的傳送總是伴隨著一些控制資訊的傳遞,它們按照既定的通訊協議工作,將應用資訊安全、可靠、高效地傳送到目的地。握手協議就是在兩個裝置在通訊之前，要互相的認識一下，然後才能互相傳送。 在電腦的概念中，握手（Handshaking）預示著硬體或軟體確立或維持兩個機器或程式在同步中。握手經常需要在兩個系統之間的資訊或資料的交換。在兩台電腦之間的硬體握手訊號被電壓水平或在電線中的脈衝攜帶。軟體握手有很多握手協議。基本上，這個握手協議發送一個"hello"資訊給接收系統，然

 　　•A bit select can be an integer, a constant, a net, a variable or an expression.　　•A constant part select is a group of bits from within the vector　　•The part select must be contiguous bits.　　•The bit numbers must be a literal number or a

文章來源： http://www.xcar.com.cn/bbs/viewthread.php?tid=8193654&extra=&showthread=&page=1 作者：Carl.Zeiss http://www.xcar.com.cn/bbs/space.php?563013/myblogs 以前一直用蒙恬手寫1.3 , 也就是下面這個:優點是程式小, 不過缺點也是小..... 手寫區太小，在 mio

QAM（Quadrature Amplitude Modulation）：正交振幅調製。正交振幅調製，這是近年來被國際上移動通訊技術專家十分重視的一種訊號調製方式。QAM是數字訊號的一種調製方式，在調製過程中，同時以載波訊號的幅度和相位來代表不同的數字位元編碼，把多進位與正交載波技術結合起來，進一步提高頻帶利用率。 QAM-簡介原理1正交調幅是一種將兩種調幅訊號匯合到一個通道的方法，因此會雙倍擴充有效頻寬。正交調幅被用於脈衝調幅，特別是在無線網路應用。　　

一、要點    本控制項解決了CE下繪圖閃爍的問題二、原始碼namespace RealTimeGraphCtlCF{publicpartialclassGraphPane : UserControl {privateGraphics gHdc; privateXAxis xAxis; privateYAxis yAxis; privateint _xMax; [EditorBrowsable(EditorBrowsableState.Always)]

Modelsim模擬流程1、 Modelsim簡介略。2、 modelsim模擬流程：modelsim基本的模擬流程包括建立庫、建立工程並編譯、模擬、調試、但在libero環境中運行modelsim時，軟體自動對應庫和產生工程檔案。其中功能模擬、綜合模擬以及後模擬分別映射presynth、postsynth和postlayout庫。      基本流程是：建立工作庫→編譯原始碼→啟動模擬→分析、調試。2．1  建立庫並映射在modelsim中，任何使用VHDL、Verilog

     一.尋找表（Look-Up-Table)的原理與結構     採用這種結構的PLD晶片我們也可以稱之為FPGA：如altera的ACEX,APEX系列,xilinx的Spartan,Virtex系列等。尋找表（Look-Up-Table)簡稱為LUT，LUT本質上就是一個RAM。 目前FPGA中多使用4輸入的LUT，所以每一個LUT可以看成一個有4位地址線的16x1的RAM。

1、Clock Setup Time (tsu)：所謂時鐘建立時間就是指時鐘到達前，資料和使能已經準備好的最小時間間隔。     Altera的tsu定義如下：tsu = Data Delay – Clock Delay + Micro tsu     Micro tsu：指的是一個觸發器內部的建立時間，它是觸發器的固有屬性，一般典型值小於1~2ns。在Altera的Micro tsu為setup時間，用Tsetup表示，請大家區分一下。 2、Clock Hold Time

本文來自CSDN部落格，http://blog.csdn.net/Veabol/archive/2009/09/04/4520154.aspx 目的：產生供Visual Studio和EVC開發WINCE5.0應用程式的SDK，且帶有模擬器和直接連接裝置的兩種調試功能。 軟體環境：WINCE5.0 Platform Builder 以下內容針對CPU為ARMV4I，其它CPU過程相似一、除給自己裝置build OS的BSP之後還需要另外一個BSP："DeviceEmulatorBSP.msi"，

第一、什麼是流水線        流水線設計就是將組合邏輯系統地分割，並在各個部分（分級）之間插入寄存器，並暫存中間資料的方法。目的是將一個大操作分解成若干的小操作，每一步小操作的時間較小，所以能提高頻率，各小操作能並存執行，所以能提高資料吞吐率（提高處理速度）。% k$ y0 q5 D/ G* ^SoC Vista -- 開源IP通吃島" m" O  g' L. s( l: P. o; ~第二、什麼時候用流水線設計7 l( h; A$ T6 O1 Z# M6 ]3 X       

QPSK是英文QuadraturePhaseShiftKeying的縮減語簡稱，意為正交相移鍵控，是一種數字調製方式。四相相移鍵控訊號簡稱“QPSK”。它分為絕對相移和相對相移兩種。QPSK的原理如下：QPSK數字解調包括：模數轉換、抽取或插值、匹配濾波、時鐘和載波恢複等。

第一階段 此階段主要是能熟練地使用某種語言。這就相當於練武中的套路和架式這些表面的東西。 第二階段 此階段能精通基於某種平台的介面（例如我們現在常用的Win

全球排名前50名的IC設計book：1. Application-Specific Integrated Circuits (ASICs... the book) Michael John Sebastian Smith 06/1997 On Line 2. Power, accuracy and noise aspects in CMOS mixed-signal design Sanduleanu, Mihai Adrian Tiberiu 06/2004 On Line 3.

AHB簡介       AHB主要用於高效能模組(如CPU、DMA和DSP等)之間的串連，作為SoC的片上系統匯流排，它包括以下一些特性：單個時鐘邊沿操作；非三態的實現方式；支援突發傳輸；支援分段傳輸；支援多個主控制器；可配置32位~128位匯流排寬度；支援位元組、半位元組和字的傳輸。AHB

FPGA設計簡易流程： 1、讀要用到的晶片手冊，主要看輸入輸出連接埠定義、設計約束及樣本說明；2、通過給定要求，構建設計模組的電路圖及定義連接埠；3、使用Verilog

概述　　 一般在物理上把它翻譯成白色雜訊（white noise）。白色雜訊是指功率譜密度在整個頻域內均勻分布的雜訊。