其他

GPIO，通用可程式化輸入輸出介面（General Programmed I/O）的簡稱，功能類似8051的P0—P3，其接腳可以供使用者由程式控制自由使用，PIN腳依現實考量可作為通用輸入（GPI）或通用輸出（GPO）或通用輸入與輸出（GPIO），如當clk generator, chip

經常使用ModelSim進行模擬，平常都習慣用滑鼠點擊來完成模擬的操作，對於一些簡單的模擬倒還可以，但在一些複雜一點的設計時，涉及的訊號很多。不過哪種情況，由於經常要模擬完看波形，操作起來都會顯得很麻煩，這時，採用批處理方式進行模擬就顯得簡單多了！ 建立一個記事本，命名為wave.do，然後開啟添加以下內容（自己新增內容！） vlib work　　　　　　    建庫 vmap work work 　　　 　映射 vlog div.v tdiv.v 　　　　  

對通訊的可靠性檢查就需要‘校正’，校正是從資料本身進行檢查，它依靠某種數學上約定的形式進行檢查，校正的結果是可靠或不可靠，如果可靠就對資料進行處理，如果不可靠，就丟棄重發或者進行修複。CRC碼是由兩部分組成，前部分是資訊碼，就是需要校正的資訊，後部分是校正碼，如果CRC碼共長n個bit，資訊碼長k個bit，就稱為(n,k)碼。

1.  Gray Code （格雷碼） 說明 Gray Code是一個數列集合，每個數使用二進位來表示，假設使用n位元來表示每個數好了，任兩個數之間只有一個位元值不同，例如以下為3位元的Gray Code： 000 001 011 010 110 111 101 100 由定義可以知道，Gray Code的順序並不是唯一的，例如將上面的數列反過來寫，也是一組Gray Code： 100 101 111 110 010 011 001 000 Gray Code是由貝爾實驗室的Frank

概念的理解： 1、建立時間（setup time）：是指在觸發器的時鐘訊號上升沿到來以前，資料穩定不變的時間，如果建立時間不夠，資料將不能在這個時鐘上升沿被打入觸發器；也即是，建立時間（setup time）觸發器在時鐘沿到來之前，其資料的輸入端的資料必須保持不變的時間；建立時間決定了該觸發器之間的組合邏輯的最大延遲。2、保持時間（hold time）：是指在觸發器的時鐘訊號上升沿到來以後，資料穩定不變的時間，如果保持時間不夠，資料同樣不能被打入觸發器；另外一種理解就是，保持時間（hold

1、概述　　HiNOC（High performance Network Over Coax，高效能同軸網路），HiNOC使用者接入技術一種基於同軸電纜的射頻調製技術。該技術利用有線電視網同軸電纜的網路布線，通過增加HiNOC Bridge (HB)和HiNOC Modem (HM)等相關裝置，實現高速和高品質多業務接入，可承載包括IPTV、VOD、VOIP、高速上網等寬頻業務應用。

Question: I need a Verilog behavioral model (verilog behavioral code) for:(1) signed and Unsigned 32-bit multiplication(2) signed and unsigned 32-bit division(3) It should have two 32bit inputs and the result should be 64bits. Both the multiply and

現在，由於很多人都是單獨裝Xilinx 和Modelsim，因此，在用到一些晶片廠家如Xilinx或Altera的的模擬庫時，遇到Library沒找到的情況；因為 Modelsim 本身並不內建各 FPGA 廠家的模擬庫，因此就必須自己手動編譯這些庫。以下我就介紹三種方法增加Xilinx或Altera的庫問題：1. 

You use Altera's megafunction to generate the "DIVIDER" wizard, now you will see like that follows:// megafunction wizard: %LPM_DIVIDE%// GENERATION: STANDARD// VERSION: WM1.0// MODULE: lpm_divide // ==================================================

1、 【問題】Pin Planner 的使用問題：在QuartusII 7.2 ，時序模擬都通過，但是，一旦使用Pin Planner設定引腳後，時序模擬就發生變化，與功能模擬結果不一致，不是理想的結果。使用Pin

這些日子我一直在寫一個即時作業系統核心，已有小成了，等寫完我會全部公開，希望能夠為國內IT的發展盡自己一份微薄的力量。最近看到很多學生朋友和我當年一樣沒有方向

文章來源：http://www.ednchina.com/blog/colinzhang/123393/message.aspx做項目常常避免不了申請樣片，原因無外這幾種情況：一是片子不好買；二是太貴而又最小定量限制。現在根據自己的經驗分享幾家公司。分享前幾個建議，一是要有正當用途，不要以為是免費午餐就濫申請；二是一般使用公司或學校等較為正式的郵箱申請。1、ADI，2、TI，也比較大方。會有人工審核，甚至會電話過來問一些問題。如果申請數量過多，太貴，有可能被視為惡意申請而進入黑名單。不過有申辯的

自適應均衡原理          

各大公司樣片申請指南 文章來源：http://www.ednchina.com/blog/colinzhang/123393/message.aspx 做項目常常避免不了申請樣片，原因無外這幾種情況： 一是片子不好買；二是太貴而又最小定量限制。現在根據自己的經驗分享幾家公司。 分享前幾個建議，一是要有正當用途，不要以為是免費午餐就濫申請；二是一般使用公司或學校等較為正式的郵箱申請。 1、ADI，

How to Creat a Xilinx TCL Script without GUI ? Try the following example:project new my_proj1.iseproject set family spartan3eproject set device xc3s500eproject set package fg320project set speed -4#####################################################

問：我在ISE4.1中，用fpga express verilog編譯的某些檔案，用Modelsim XE只能前仿，不能後仿，不知5.1i是否有改進?答：4.1i支援用Modelsim XE實現行為級模擬和時間模擬，5.1I也同樣。請用熱線（china_support xilinx.com）開啟一個例子並在4.1i/Modelsim XE已耗用時間模擬以解決你的問題。 問：和5.1結合比較好的驗證工具除了Modelsim外，PC機上可啟動並執行有什嗎？

對於在映像中的任何物體，要檢測出它，必須要得到一種東西，使之和其他物體分別開了。這種東西，在影像處理中叫做特徵，這個理解我想是應該考慮到特徵的類型啦。例如 顏色，灰階值，紋理，輪廓，而真正到到影像處理層級的就是特徵向量，即這些特徵的數學表達形式，如談到紋理，可以用距的方式表達。既然特徵能夠將物體和其他東西分辨出來，如何組織他們呢，用adaboost是一種很好的組織方法。 adaboost 是 adaptive

ISE Foundation TutorialHierarchical DesignHardware Constraints Xilinx  ISE  Foundation  Tutorial for Tcl AficionadosVolker StrumpenAustin Research LaboratoryIBM      This section of the Xilinx ISE Foundation tutorial addresses the need for scripted

As follow, I had the problem the same with them: Question:I am running a simulation after synthesis and I am getting the following error.** Error: C:/Modeltech_xe_starter/library/lib18.v(9835): $hold( posedge CK &&& (flag == 1):54 ns,