其他

　　狀態行包含HTTP版本、狀態碼、與狀態碼對應的簡短說明資訊。在大多數情況下，除了Content-Type之外的所有應答頭都是可選的。但Content-Type是必需的，它描述的是後面文檔的MIME類型。雖然大多數應答都包含一個文檔，但也有一些不包含，例如對HEAD請求的應答永遠不會附帶文檔。有許多狀態碼實際上用來標識一次失敗的請求，這些應答也不包含文檔（或只包含一個簡短的錯誤資訊說明）。　　當使用者試圖通過 HTTP 訪問一台正在運行 Internet 資訊服務 （IIS）

可以產生受約束的隨機激勵是sv驗證語言中最主要的feature，這裡有一個常常會被驗證工程師忽視的問題，就是隨機化種子（seed）。我們知道，用verilog裡面的$random或者sv裡面的$urandom產生的都只是偽隨機數，也就是說，如果不改變seed，每次模擬產生的隨機數都一樣。sv的受約束的隨機化方法與上述情況其實也有點相同。sv中，每個對象維持自身的內部RNG，排他地用於randomize()方法，這使得對象的隨機化保持各自獨立。當產生對象時，建立它的線程的RNG的下一個值被用於設定

做ASIC驗證的童鞋們可以學學SystemVerilog DPI，它允許Verilog代碼直接調用C或者C++子程式，且比Verilog

 本文介紹近期工程用到了CPCI，便上網搜集了一下PCI的資料，CPCI是PCI的子集，所用橋接晶片分主從兩種，在此不贅述了。至於PCI，本人整理介紹如下： 隨著Windows圖形化使用者介面的迅速發展，以及多媒體技術的廣泛應用，要求系統具有高速圖形處理和I/O吞吐能力，這使原有的ISA、EISA匯流排遠遠不能適應而成為整個系統的主要瓶頸。為此，1991年下半年，Intel公司首先提出PCI概念，並聯合IBM、Compaq、AST、HP Apple、NCR、DEC 等100多家公司共謀電腦匯流排

1 邏輯電平EIA-RS-232C 對電器特性、邏輯電平和各種訊號線功能都作了規定。在TxD和RxD上：　　邏輯1(MARK)=-3V～-15V 　　　　邏輯0(SPACE)=+3～+15V在RTS、CTS、DSR、DTR和DCD等控制線上：　　訊號有效（接通，ON狀態，正電壓）＝+3V～+15V 　　　　訊號無效（斷開，OFF狀態，負電壓)=-3V～-15V 2. 引腳定義針腳 定義 符號1 偵測載波 DCD           Pin 1 Received Line Signal

先給大家看一段據說是史上最強的程式：e100 33 f6 bf 0 20 b5 10 f3 a5 8c c8 5 0 2 50 68 13 1 cb e 1f be a1 1 bf 0 1 e11b 6 57 b8 11 1 bb 21 13 89 7 4b 4b 48 79 f9 ad 86 e0 8b c8 bd ff ff e8 20 e134 0 3d 0 1 74 1a 7f 3 aa eb f3 2d ff 0 50 e8 f 0 5a f7 d8 8b d8 26 8a 1 aa

都沒聲還是光麥沒聲~？估計是機箱前置音頻線接法有問題吧，可以先放個電，恢復出廠預設值。 常見前置音頻線接法 目前金河田機箱的前置音頻端子與主板前置音頻插針一般接法如下： MIC IN ●1 2 ●GND MIC VCC ●3 4 ●+5V(不接) SPK-R ●5 6 ●RIN ●7 8 SPK-L ●9 10 ●LIN 每一個黑點代表一根針腳，看得明白吧？ 各引腳定義： 1 MIC_IN 前置麥克輸入。 2 GND 供類比音頻電路使用的接地。 3 MIC VCC

　　可能的損壞原因是：非順利關機病毒造成的破壞硬碟問題（經常頻繁的出現不同的檔案損壞就可以判定為硬碟有壞道了）解決辦法：1.右鍵點擊C盤-屬性-工具-開始檢查-勾上第一項自動修複-開始-出來一個確認框，點擊確定，然後手動重啟電腦，進入系統前會進行磁碟檢測，不要按任意鍵跳過，等掃描完了，會自動進入系統，之後就沒事了。最好把別的盤也照做一遍2.chkdsk 盤符： /F

以前公司給客戶群發郵件採用的是用Socket直接與郵件伺服器通訊的方式，但是後來發現可能是我們的那部分模組寫的不完善，採用多線程同時發送大量郵件時會出現丟失郵件的情況，大概會丟失10%左右，以前寫這個模組的人現已不在公司了，於是決定直接採用.NET內建的System.Net.Mail.SmtpClient組件。.NET的System.Net.Mail.SmtpClient封裝的比較好，發送郵件時操作比較簡單，只需簡單設定幾個屬性即可。我採用SmtpClient替換以前的郵件發送模組後，丟失郵件的

來自一位EFI廠商的前輩EFI BIOS作為一種創新的BIOS架構,自然有其獨特之初,今天我給大家一下運行在EFI Shell環境下幾款由Microsoft開發的磁碟管理工具.當今後支援EFI的Windows Server Longhorn與計劃中的支援EFI的64位Vista推出的時候,這些支援創新的GPT磁碟分割的工具就變的非常有用.(一) 

[Q] 為什麼穩定的記憶體這麼重要 ? A: 因為,有太多東西需要存放其上了,例如: BIOS code(之後在 shadow部分會提到), 開機之後所需要的 device drivers and OS,etc...假如記憶體不穩,在存取 memory時無法得到需要的資料,或是根本連 read or write都不行,那麼便會發現: 不是 system hang(maybe randomly) during POST ,或是進OS後 blue screen...所以,"BIOS DRAM

各大公司樣片申請指南 文章來源：http://www.ednchina.com/blog/colinzhang/123393/message.aspx 做項目常常避免不了申請樣片，原因無外這幾種情況： 一是片子不好買；二是太貴而又最小定量限制。現在根據自己的經驗分享幾家公司。 分享前幾個建議，一是要有正當用途，不要以為是免費午餐就濫申請；二是一般使用公司或學校等較為正式的郵箱申請。 1、ADI，

原文地址：http://edacn.net/bbs/viewthread.php?tid=118442&extra=&highlight=&page=1其中第四部分作者寫的不易理解，且有疑問（已標紅），感覺第二個刻度後，reg1應該為1淺談邏輯設計如何入門首先強調一點，在邏輯設計中verilog/VHDL是最不重要的知識。如果想通過verilog/VHDL的學習來掌握邏輯設計那就大錯特錯了。邏輯設計需要掌握的基礎知識：1）CMOS電路的原理，是邏輯設計的基礎，就像數學是一

一，什麼是EOC1，引言數字電視整轉進行中, 從類比到數字,從單向到雙向,從看電視到用電視,從網路的單一功能到三重播放,三網融合,市場的需求及電視新技術的不斷髮展需要有線電視網路全網的雙向使用者接入,而以往的雙向使用者接入技術如CMTS+Cable modem 和FTTB+LAN網路雙向接入技術已不能適應雙向使用者接入市場的竟爭及有線電視網路雙向綜合業務的良性發展, 隨著基於同軸電纜雙向接入——EOC 技術的趨於成熟,為有線電視網路全網的雙向使用者接入和雙向綜合業務的良性發展帶來了新的契機,

在給FPGA做邏輯綜合和布局布線時，需要在工具中設定時序的約束。通常，在FPGA設計工具中都FPGA中包含有4種路徑：從輸入連接埠到寄存器，從寄存器到寄存器，從寄存器到輸出，從輸入到輸出的純組合邏輯。通常，需要對這幾種路徑分別進行約束，以便使設計工具能夠得到最佳化的結果。下面對這幾種路徑分別進行討論。1.

文章目錄          真的不好意思，讓大家等的太久了，升級版的黑金開發板終於可以跟大家見面了。根據大家的需求，我對其進行了不斷的修改，因此時間也是越拖越長，不過我相信用這段時間的等待換取的升級版黑金開發板是值得的。熟話說，沒有最好只有更好，對於這句話我非常贊同，我也是本著這個原則來開發黑金開發板的，我會讓黑金開發板不斷的成長，不斷的創新。廢話有點多了，呵呵。下面我邊片邊給大家介紹升級版黑金開發板的資源配置及其他一些情況。     

.來源：http://blog.sina.com.cn/s/blog_50fcca1e0100abze.htmlLink for ModelSim介紹  Link for ModelSim是一個把MATLAB/Simulink和針對FPGA 和ASIC的硬體設計流程無縫連結起來的聯合模擬的介面擴充模組。它提供一個快速的雙向串連將MATLAB/Simulink和硬體描述語言模擬器

Abstract在打開ModelSim-Altera時，可以看到預設已經將Quartus II的Mega Function的library都已經加入了，我們可否自行加入永久性的library mapping呢?Introduction使用環境：ModelSim-Altera 6.3g_p1 (with Quartus II 8.1)大家都知道ModelSim SE比ModelSim-Altera功能強，模擬速度也更快，不過ModelSim-Altera最大的賣點就是已經將Altera的Mega

在用第三方軟體：Modelsim對Quartus II LPM進行模擬的時候，要加入例化產生的.v檔案，以及在simulation的時候加入altera的庫，如下： （順便說一句，Modelsim中testbench頂層檔案只能有一個。。。。書上都沒說的。。） LPM – PLL 注意：今天在用Modelsim做一個後模擬的時候，發現PLL的沒有輸出，在設定不同的測試時鐘頻率的時候，出現一下三種情況：（1）當輸入刻度小於在例化PLL時選擇的輸入刻度時，在運行模擬時，會出現以下警告資訊：   

轉載地址：user1/2524/archives/2008/49949.htmlSCCB匯流排         SCCB是簡化的I2C協議，SIO-l是串列時鐘輸入線，SIO-O是串列雙向資料線，分別相當於I2C協議的SCL和SDA。SCCB的匯流排時序與I2C基本相同，它的響應訊號ACK被稱為一個傳輸單元的第9位，分為Don’t care和NA。Don’t