Time of Update: 2018-12-05
寫了幾年代碼,從最開始根本沒有原始程式碼控制這種概念,到本地化的VSS6,到可外網訪問的VSS2005,SVN,分布式的GIT,認識到合適的原始程式碼控制真是非常必要(即使是Team Dev只有一個人!),一方面體現在可以很方便的進行原始碼曆史回溯,分支,再就是可以避免誤刪代碼這種災難性失誤。一般來說,.NET開發環境下配合VSS2005進行原始程式碼控制比較普遍,畢竟都是MS一家嘛,和VISUAL STUDIO
Time of Update: 2018-12-05
首先,這個話題太厚重了,水平還遠遠達不到系統闡述它的能力,只是對最近零碎感悟以及學習所得的一點彙集。(大家誰有好的書或資料推薦一下?)因為對.NET平台熟一點,所以命令式語言就以c#為例,函數式語言就以fsharp為例。最近對函數式程式設計語言有些興趣,通過網上資料,書籍瞭解了一些FP語言:像微軟的fsharp以及haskell,與以前一直使用的命令式語言有許多的不同(當然一些語言既可以讓你以命令式語言的思維去編寫,又提供FP的編程範式,最明顯的莫過於javascript了),這些不同之處體現在
Time of Update: 2018-12-05
本文PDF版本下載:http://files.cnblogs.com/linjie-swust/FPGA%E4%B8%ADIO%E6%97%B6%E5%BA%8F%E7%BA%A6%E6%9D%9F%E5%88%86%E6%9E%90.pdf1.1 概述 在高速系統中FPGA時序約束不止包括內部時鐘約束,還應包括完整的IO時序約束和時序例外約束才能實現PCB板級的時序收斂。因此,FPGA時序約束中IO口時序約束也是一個重點。只有約束正確才能在高速情況下保證FPGA和外部器件通訊正確。1.2
Time of Update: 2018-12-05
文章目錄 public class JVMTest {public static void main(String[] args) {System.out.println("aa:" + aa());}public static int aa() {int a = 1;int b = 10;try {System.out.println("abc");return a;} finally {a =
Time of Update: 2018-12-05
在FPGA設計中經常使用到邏輯複製,邏輯複製也用在很多場合。1.
Time of Update: 2018-12-05
吳昊繼續,首先還是來一段人生感悟吧——在我很小的時候,大約是初中的時候,我知道要讓自己的人生混得好就應該思考許多問題,所以我喜歡思考;十幾年過去 了,我領悟到要讓自己的人生混得好就應該不思考許多問題,但是,我仍然喜愛思考,無論是對是錯,總之,我思考過,並有自己的感悟,我覺得這乃是一件很好的 事情,所以,我接著思考,並決定在寒假之前完成自己的《吳昊品曆史人物》第一季(Round 1--Round
Time of Update: 2018-12-05
前序、中序、後序的非遞迴遍曆中,要數後序最為麻煩,如果只在棧中保留指向結點的指標,那是不夠的,必須有一些額外的資訊存放在棧中。方法有很多,這裡只舉一種,先定義棧結點的資料結構typedef struct{Node * p; int rvisited;}SNode //Node 是二叉樹的結點結構,rvisited==1代表p所指向的結點的右結點已被訪問過。lastOrderTraverse(BiTree
Time of Update: 2018-12-05
django官方內建的manage.py syncdb只能根據已有的models同步建立資料表,而無法做到和rails一樣根據實體同步修改資料表,好在有第三方外掛程式可以提供這項功能。django_evolutionWhen you run ./manage.py syncdb, Django will look for any new models that have been defined, and add a database table to represent those new
Time of Update: 2018-12-05
1.1 摘要 在FPGA設計中可能涉及到整合系統的設計,Altera為這種設計提供了方便的SOPC整合系統,現在又推出了更為先進的Qsys系統,當這種轉變提出後,也去嘗試使用過Qsys系統,並未發現優勢在哪裡,無非是介面改變了,一些系統匯流排需要自己串連了,都是換湯不換藥,但是最近看到一則文章才真實瞭解到Qsys系統相對SOPC系統的優越性。1.2 Qsys使用條件 隨著容量的增加,FPGA設計越來越朝向系統級發展,對於開發高端產品團隊來講,技術積累變得至關重要,對於一個複雜系統,
Time of Update: 2018-12-05
參考資料 《Database design – Conceptual Design , Logical Design , Physical Design》 《Conceptual ~ Logical ~ Physical Models》 資料庫設計的步驟:一般來講,設計一個資料庫需要經過四個階段:需求分析、概念設計、邏輯設計、實體設計。Note that there is no general agreement which defines these terms, nevertheless
Time of Update: 2018-12-05
也許你正在去往學校的途中 雖然學習的過程並不輕鬆 但學校還有那麼多可愛的同學和玩伴 總會讓人感到歡欣也許你正趕赴工作崗位 雖然有那麼多緊張的工作任務在等待你去完成 但一想到過完今天便是周末 總會讓人充滿幹勁也許你已經滿頭白鬢 步履蹣跚 雖然身子骨已日漸西下 但一想到膝下滿堂的兒孫 風雨同舟的老伴 總會感到精神矍鑠。。。。。一切來得是那麼猝不及防濃重的黑霧遮蓋了你的視線你放肆的努力 踢打 是多麼想衝破它啊!可是徒勞。。。。可怕的火焰瞬間撲來 想要吞噬你拚命的躲避
Time of Update: 2018-12-05
FPGA配置電路在cyclone II和cyclone III上時一樣的,但是VCCA不一樣,如所示: VCCA在cyclone III上必須接2.5V,在cyclone II和cyclone
Time of Update: 2018-12-05
本文轉載自:http://www.cnblogs.com/zhjp11/archive/2010/02/26/1674227.html今天看演算法分析是,看到一個這樣的問題,就是在一堆資料中尋找到第k個大的值。 名稱是:設計一組N個數,確定其中第k個最大值,這是一個選擇問題,當然,解決這個問題的方法很多,本人在網上搜尋了一番,尋找到以下的方式,決定很好,推薦給大家。
Time of Update: 2018-12-05
Fluent Interface 直譯過來是 “流暢(流利)的介面”,照字面有點難以理解。咱們還是從用代碼來說明 (c#)public interface IRect{ void SetWidth(int width); void SetHeight(int height);}public Rect : IRect{ private int _width; private int _height; public void
Time of Update: 2018-12-05
參考資料: 《資料庫交易管理基礎知識》 《sqlserver鎖機制》 《Understanding Locking in SQL Server》 《深入解析SQL Server2008-事務和並發性》
Time of Update: 2018-12-05
最近學習Spring交易管理,總結和普及下基礎知識交易管理概述“事務”是一個邏輯工作單元,它包括一系列的操作。交易處理可以確保除非事務性單元內的所有操作都成功完成,否則不會永久更新面向資料的資源。通過將一組相關操作組合為一個要麼全部成功要麼全部失敗的單元,可以簡化錯誤恢複並使應用程式更加可靠。事務包括4個基本特性,也就是我們常說的ACID,其中包括:1.Atomic(原子性,這裡的“原子”即代表事務中的各個操作不可分割)事務中包含的操作被看作是一個邏輯單元,這個邏輯單元中的操作要麼全部成功,要麼
Time of Update: 2018-12-05
在NIOS II構建雙核處理器時,一般都需要雙核之間互相控制,假如存在這樣一種應用:系統中存在兩個CPU一個叫CPU_master,另一個叫CPU_slave,CPU_mater需要控制CPU_slave程式運行,在上電時候必須只有CPU_mater,CPU_slave需要處於複位狀態,為了實現這種機制,就必須引CPU_slave複位管腳,然後用於控制,但是預設雙核系統的兩個CPU的複位管腳是串連到一起。因此需要在軟體裡面進行設定,引出CPU_slave的複位管腳,設定方式如所示:
Time of Update: 2018-12-05
文章目錄 2.2.1 非同步複位電路2.2.2 同步複位電路的亞穩態2.3.1 亞穩態發生機率2.3.2 亞穩態的串擾機率2.3.3 亞穩態振蕩時間Tmet3.1.1 對非同步訊號進行同步提取邊沿3.1.2 FIFO進行非同步跨頻資料處理3.1.3 非同步複位,同步釋放 1. 應用背景1.1 亞穩態發生原因
Time of Update: 2018-12-05
文章目錄 3.1.1 固定參數launch edge、latch edge、Tsu、Th、Tco概念3.1.2 Clock skew3.1.3 Data Arrival Time3.1.4 Clock Arrival Time3.1.5 Data Required Time(setup/hold)3.1.6 Setup slack3.1.7 時鐘最小周期4.1.1 單時鐘約束4.4.1
Time of Update: 2018-12-05
這一個Round中,我只想闡述一點,在推理中,有些事情也不能完全確定 地來進行,在有必要的時候,必須引入一些隨機的元素,這樣雖然只能得到近似解,但是在時間效率上確實比確定解要高出許多。目前,這種思想已經成為了一種新 的方法,來解決一些NP難問題。因為,很多實際的問題是沒有必要進行確定解的計算的。所以說,華科的院系領導對華科的老師進行審查的時候,也只會將命題人 員自己命的題目抽樣出20%出來,觀察其是否是各個參考資料上的原題目。