其他

聲明：本文為原創作品，著作權歸本博文作者所有，如需轉載，請註明出處http://www.cnblogs.com/kingst/            這一節，我們針對大家提出的有關定義寄存器結構體的問題進行解析。在NIOS II軟體開發過程中，如果使用我們提出的寄存器操作方式的話，首先需要定義一個寄存器結構體，之所以這樣做是為了在軟體書寫過程中操作方便，更是為了增強程式的可讀性。我們就拿UART來舉例說明。      首先，我們看一下UART的寄存器說明，如下表所示     

一、核心板採用更進階的FPGA EP3C16Q240，資源更多，效能更強；二、核心板採用四層PCB 設計，更穩定，更專業！可以用到工業領域產品上；三、寬電源輸入（7.5V~16V）設計，含防插反功能，且內建三路開關電源模組，更環保，更節能。不但可作為開發板，更是工業應用中良好的設計參考；四、內建2M Flash，可存NiosII代碼、FPGA 邏輯、字型檔、使用者圖片等；五、內建 8M SDRAM，跑NiosII 更給力；六、內建 512k Byte高速

本文轉載至：http://www.cnblogs.com/Neddy/archive/2010/07/18/1780249.html，在此對原作者的辛勤勞作表示深深的敬意！  在LCD1602上面顯示時間、日期和星期因為用到了SDRAM，首先我們添加一個PLL輸入時鐘 50MHz輸出時鐘 C0 50MHz ，相位-75度，給SDRAM提供時鐘，引腳命名為sd_clk             C1 50NHz , 相位  0 度，給NIOS提供時鐘訊號，與NIOS

文章目錄 簡介硬體開發軟體開發上位機編程 聲明：本文為原創作品，著作權歸本博文作者所有，如需轉載，請註明出處http://www.cnblogs.com/kingst/   簡介      這一節，我們來講講黑金開發板USB部分的內容。黑金開發板上使用的USB晶片是南京沁恒公司的CH376，它支援USB 裝置（DEVICE）方式和USB(HOST) 主機方式，並且內建了USB

文章目錄          真的不好意思，讓大家等的太久了，升級版的黑金開發板終於可以跟大家見面了。根據大家的需求，我對其進行了不斷的修改，因此時間也是越拖越長，不過我相信用這段時間的等待換取的升級版黑金開發板是值得的。熟話說，沒有最好只有更好，對於這句話我非常贊同，我也是本著這個原則來開發黑金開發板的，我會讓黑金開發板不斷的成長，不斷的創新。廢話有點多了，呵呵。下面我邊片邊給大家介紹升級版黑金開發板的資源配置及其他一些情況。     

FPGA模擬，主要有FPGA廠家軟體模擬和第三方EDATool模擬兩種方式。 以quartusII軟體進行的話，有function和timing兩種方式。function：synthesis之後，執行generate function simulation netlist之後即可實現，含有門延時。timing：需compile之後進行，含有門延時以及路徑延時。 以Modelsim

聲明：本文為原創作品，著作權歸本博文作者所有，如需轉載，請註明出處http://www.cnblogs.com/kingst/  簡介      這一節，我們來講講NIOS II中的SPI匯流排的用法。首先，我們來簡單介紹一下SPI匯流排吧，SPI是英文Serial Peripheral Interface的縮寫，中文意思是串列外圍裝置介面，是Motorola公司推出的一種同步串列通訊方式，是一種四線同步匯流排，因其硬體功能很強，與SPI有關的軟體就相當簡單，使CPU有更多的時間處理其他事務。 

本文轉載至：http://www.cnblogs.com/CalmBright/archive/2009/07/19/1526569.html，謝謝原作者的辛勤勞作。Abstract 在用NIos II 調試sdram遇到了其容量計算的問題，現介紹如下 Introduction 問題1：什麼是DRAM、SRAM、SDRAM？ 答：名詞解釋如下 DRAM--------動態隨即存取器，需要不斷的重新整理，才能儲存資料，而且是行列地址複用的，許多都有頁模式

文章目錄 簡介硬體開發軟體開發 聲明：本文為原創作品，著作權歸本博文作者所有，如需轉載，請註明出處http://www.cnblogs.com/kingst/  

聲明：本文為XiaomaGee編寫，著作權由XiaomaCee和本博文作者所有，如需轉載請標明出處http://www.cnblogs.com/kingst一、 規範參照標準良好的代碼風格及編程規範，是書寫優良代碼的基礎，也是工程師必備的技能。本規範遵循C語言的創始人B.W.Kernighan和D.M.Ritchit （簡稱 K & R）所著的《The C Programming Language》一書的樣本，並參照 Linux

 《Verilog HDL那些事兒》1.0版本發布四章內容，後續將後面的兩章內容加入，最近比較忙，希望大家體諒！ 目錄：書語        9 第一章        前言        11 —        — 我眼中的FPGA和Verilog HDL        11 第二章：低級建模 - 基礎知識        13 2.1 順序操作和並行操作        13 實驗一：永遠的流水燈。        14 實驗一說明：        20

      本部落格內容力求原創，不過如果遇到比較好的內容，我也會轉載過來。      一是為了自己收藏以便以後學習之用；      二是為了將好的學習資料發揚光大，讓更多的人能夠受益；      三是為了豐富自己的部落格，個人的精力畢竟有限，集大家的智慧於一身，打造出一個好的部落格也是我所追求的。      在轉載的博文中，如果涉及到了著作權問題，請原作者與我聯絡，我將儘快予以處理，謝謝。     

聲明：本文為原創作品，著作權歸本博文作者所有，如需轉載，請註明出處http://www.cnblogs.com/kingst/         這一節，我將給大家講解第一個與硬體有關的程式，雖然內容簡單，卻極具代表性。我將採用一種寄存器的操作方式，讓大家感受到開發NIOS跟單片機一樣的簡單，看透NIOS II開發的本質，盡量避免使用NIOS II

聲明：本文為原創作品，著作權歸本博文作者所有，如需轉載，請註明出處http://www.cnblogs.com/kingst/         最近寫了個小程式，動態數位管掃描，算是定時器的應用吧，單片機上經常看得到，我移植過來了，充實一下內容吧。      首先在SOPC中添加一個定時器，兩個8位的PIO，一個用於資料線，一個是作為開關，作為開關的可以根據數位管個數決定PIO的數量。      編譯完以後就可以寫程式了，程式如下所示，利用的是動態餘輝效果/* * ==============

最近用到sopc，設計片外ram，故整理“SOPC中SDRAM controller 的Timing配置”一文以備忘。 Timing選項：CAS latency cycles（CAS等待時間）：即為“從讀命令到資料輸出的等待時間”，其以時鐘為單位。允許值是1、2、3，預設為3。initialization refresh cycles（初始化重新整理周期）：即為“複位後，SDRAM控制器要執行多少個重新整理周期作為初始化序列的一部分”，其以時鐘為單位。允許值1~8，預設為2。issue one

聲明：本文為原創作品，著作權歸本博文作者所有，如需轉載，請註明出處http://www.cnblogs.com/kingst/ 簡介      這一節，我將給大家講解系統時鐘部分的內容，我在黑金板上用的系統時鐘晶片是DS1302,這塊晶片很常見，性價比也很高。我們主要來講如何在NIOS中實現其功能，所以DS1302功能介紹我簡單概括一下，有問題的百度一下就都知道了。     

本文轉載至：http://blog.ednchina.com/ilove314/955999/message.aspx     Quartus II Handbook Version 9.0 Volume 5:Embedded Peripherals》中Section I的1. SDRAM Controller Core部分提出了如何估計SDRAM資料有效訊號視窗，並且給出了SDRAM時鐘相對於FPGA時鐘相移估計公式。    

與REV6.0相比，修改地方如下：修正了一些圖片上的錯誤，將與並行FLASH有關的圖片進行了修正；REV7.0版本的目錄如下：第一章        功能簡介        5一、        前言        7二、        圖片        7三、        核心板配置        12四、        下擴充板配置        12第二章        硬體開發        15一、        前言        17二、        建立工程        1

 聲明：本文為原創作品，著作權歸本博文作者所有，如需轉載，請註明出處http://www.cnblogs.com/kingst/       簡介      這一節，我們通過來講解一下NIOS II的硬體中斷的內容，同時藉助這節內容我們也要介紹NIOS II IDE線上調試的方法和技巧。首先來點理論知識，介紹一下與硬體中斷相關的內容，讓大家對NIOS II 的硬體中斷有一個概括性的瞭解。      ISR(Interrupt Service Routine)中斷服務函數是為硬體中斷服務的子程式。