Time of Update: 2018-12-07
昨天還在77路公交上的時候,接到曹老師的通知,說今天下午王陽元和楊芙清兩位院士要到我們實驗室來參觀,要我們把Face Service的程式弄出來。 這一天跑這個程式,可謂一句話:細心決定一切。一個錯誤,就是因為忽略了第一步,而使程式沒調出來。吃了教訓,多了個心,下次不會出現同樣的錯誤了。首先來說說先後遇到的問題:Edition:QuartusII6.0 NiosII
Time of Update: 2018-12-07
時鐘是整個電路最重要、最特殊的訊號,系統內大部分器件的動作都是在時鐘的跳變沿上進行, 這就要求時鐘訊號時延差要非常小, 否則就可能造成時序邏輯狀態出錯;因而明確FPGA設計中決定系統時鐘的因素,盡量較小時鐘的延時對保證設計的穩定性有非常重要的意義。 1.1 建立時間與保持時間 建立時間(Tsu:set up time)是指在時鐘沿到來之前資料從不穩定到穩定所需的時間,如果建立的時間不滿足要求那麼資料將不能在這個時鐘上升沿被穩定的打入觸發器;保持時間(Th:hold
Time of Update: 2018-12-07
今天看了《UNIX環境進階編程》書中用到#include "apue.h",是他自己寫的一個標頭檔,在www.apuebook.com上可以找到書中的全部代碼。程式碼封裝下載連結:http://www.apuebook.com/src.tar.gz 1.下載程式碼封裝2.解壓程式碼封裝至工作目錄下,我解壓在/root/APUE/,tar -xzvf
Time of Update: 2018-12-07
今天Proteus和Keil uVersion3聯機成功,寫了一個小小的跑馬燈的程式,在Proteus上畫了個簡單的電路,跑了起來看到了效果。陶醉一下~以下是我在Keil裡寫的程式。 CodeCode highlighting produced by Actipro CodeHighlighter (freeware)http://www.CodeHighlighter.com/-->#include <reg52.h>#include <intrins.h>
Time of Update: 2018-12-07
1.首先確定一個目標。如果這個目標宏大而複雜,就將其分解成各個現實可行的小目標。然後再選取器重你需要首先完成的那個,以此作為整個流程的著手點。2.其次,要在你設定的時間內完成這個既定目標,期間必然有很多可實現的小目標以及標誌你進度的曆程事件。請將這些小目標和階段性重大事件列成清單。3.從左至右畫一條直線。將目前的日期標註在直線最左端,同時將你的期限標註在直線最右端的箭頭。在直線之中,插入各種裡程事件並配上其具體的日期,然後從期限的地方開始,反向實行你的計劃。 —————————————————
Time of Update: 2018-12-07
1. EG3 關於嵌入式開發的網站,提供非常多關於嵌入式開發的資料。包括開發公司,技術文檔,免費資源等等。版麵包括busses & boards,embedded software,dsp,embedded systems,open source,rtos,embedded chips,system-on-a-chip 等等。強烈推薦 http://www.eg3.com/ - 外文 2. The First Stop for the Latest ICs and
Time of Update: 2018-12-07
全文地址:http://blog.ednchina.com/ishock/190136/message.aspx CycloneIII設計嚮導-第一篇.晶片選型公司開始用CycloneIII晶片,因此打算把Altera的官方文檔,AN466:Cyclone III Design Guidelines詳細的閱讀一遍,並撰寫一系列的博文。文章的組織架構按照altera的來,除了摘要原文檔的內容,我也會加上自己的很多心得。該筆記不會一次就完成,我會慢慢把它補充完整。第一篇:晶片選型
Time of Update: 2018-12-07
1、學習linux 根據我在論壇的瞭解,我選擇學習嵌入式linux,剛好我們學校也重視嵌入式linux,從實驗室到課程安排都是關於嵌入式linux方面,天時地利!這裡我把學習linux的經驗和教訓說說。 可以這樣說,在論壇裡說道學習linux差不多就學習linux核心。於是我電腦裡安裝了linux就開始看linux核心方面的書了。我記得來學校以前就買到一本陳莉君的講linux核心的第一版,現在有第二版了。我就開始看那本說,大家說linux核心情景分析不錯,我就買了上下冊,後來又買了
Time of Update: 2018-12-07
時序約束目的:一、
Time of Update: 2018-12-07
我的Quartus,Nios都是9.1版本的。網上找資料說9.1版本支援Matlab R2008a 而不支援R2009a,然後在官網上發現只有9.1 sp2的DSP Builder。按照先Matlab後DSP Builder的順序安裝好,結果發現我們的license所帶的IP很少,無奈,網上找破解。(安裝DSP Builder的時候提示選擇Matlab的版本,只有R2008a和others,所以最好還是安裝R2008a的吧) 鬱悶的是由於下載的是最新的9.1
Time of Update: 2018-12-07
今天看著書打了一段程式,顯示一張撲克牌,其中問題多多,現記錄如下。首先看看我要顯示的效果,這段程式的代碼如下:CodeCode highlighting produced by Actipro CodeHighlighter (freeware)http://www.CodeHighlighter.com/-->#include<stdio.h>#include<conio2.h>int main(void){int i,j;int w=8,h=10,x=30,y=10
Time of Update: 2018-12-07
在給FPGA做邏輯綜合和布局布線時,需要在工具中設定時序的約束。通常,在FPGA設計工具中都FPGA中包含有4種路徑:從輸入連接埠到寄存器,從寄存器到寄存器,從寄存器到輸出,從輸入到輸出的純組合邏輯。通常,需要對這幾種路徑分別進行約束,以便使設計工具能夠得到最佳化的結果。下面對這幾種路徑分別進行討論。1.
Time of Update: 2018-12-07
今天做了一個AD的實驗,在此記下一點經驗。採用晶片:ADC0832,89S52電路圖今天第一次看ADC0832的資料手冊,一頭霧水啊,找了篇中文資料寫的不錯其實在英文手冊裡的時序圖寫的也很明白了,可惜E文太差看的不懂。這裡無論是要用CH1,還是CH0都得把ADC0832的DI,DO搞好。DI決定了晶片工作的開始與CH0,CH1的選擇,DO是輸出資料的連接埠。DO,DI這兩個連接埠其實不會同時工作,用一個IO口控制就夠了,杜洋老師採用了如下電路,節省了一個IO口。在上面電路重要的是如何啟動ADC
Time of Update: 2018-12-07
全文地址:http://blog.ednchina.com/ishock/192116/message.aspx 之前寫文章時,對於這項功能的使用還不是很清楚。寫完一看,正好mgq1985已經發了相關的文章。http://blog.ednchina.com/mgq1985/191495/Message.aspx原文在http://www.altera.com.cn/support/devices/io/features/io-features.html#ProgrammableSlewRate
Time of Update: 2018-12-07
USB協議簡介 USB是一種協議匯流排,即主機與裝置之間的通訊需要遵循一系列約定。協議內容較多,這裡僅作一些簡單介紹,深入學習,可參看USB規範(WWW.usb.org)。 為了理解協議中的名稱,先看圖10.32。該圖突出了主機上的客戶軟體和USB邏輯裝置(編程涉及的裝置)之間的通訊流(Communication
Time of Update: 2018-12-07
fat32轉NTFS在命令提示字元下鍵入convert [driver] /fs:ntfs即可其中driver是想轉換的盤符convert [driver] /fs:ntfs之間有空格 Win 2000/XP 內建了將FAT或FAT32分區轉換成NTFS分區的一個小程式—Convert.exe,它不但轉換速度快、簡單易用,而且原來該分區上的資料還可以繼續儲存下來 在win運行視窗,輸入“Convert C:
Time of Update: 2018-12-07
全文連結:http://blog.ednchina.com/coyoo/247555/message.aspx 之前寫過如何使用QII中In-System Memory Content Editor,今天使用了一下In-System Sources&Probes,總結一下使用體會。 顧名思義,在系統源和探測器主要包含兩部分,一是驅動源,二是探測器。經由Jtag口該工具通過探測器(Probes)最多可以觀察256個訊號的狀態,通過源(source)可以最多驅動256個訊號源。
Time of Update: 2018-12-07
對自己的設計的實現方式越瞭解,對自己的設計的時序要求越瞭解,對目標器件的資源分布和結構越瞭解,對EDA工具執行約束的效果越瞭解,那麼對設計的時序約束目標就會越清晰,相應地,設計的時序收斂過程就會更可控。 riple 0. 核心頻率約束 這是最基本的,所以標號為0。 riple 1. 核心頻率約束+時序例外約束
Time of Update: 2018-12-07
文章目錄 2.1 YUV 與 YIQ YcrCb3.1 整型演算法3.2 部分查表法3.3 完全查表法3.4 進一步的思考 地址連結:http://hugeant.bloghome.cn/posts/61785.html 1 前言
Time of Update: 2018-12-07
USB的重要關鍵字: 1、端點:位於USB裝置或主機上的一個資料緩衝區,用來存放和發送USB的各種資料,每一個端點都有惟一的確定地址,有不同的傳輸特性(如輸入端點、輸出端點、配置端點、批量傳輸端點) 2、幀:時間概念,在USB中,一幀就是1MS,它是一個獨立的單元,包含了一系列匯流排動作,USB將1幀分為好幾份,每一份中是一個USB的傳輸動作。 3、上行、下行:裝置到主機為上行,主機到裝置為下行 下面以一問一答的形式開始學習吧。 問題一:USB的傳輸線結構是如何的呢?