其他

作者：劉旭暉 Raymond轉載請註明出處Email：colorant@163.comBLOG：http://blog.csdn.net/colorant/首頁：http://sites.google.com/site/rgbbones/     在嵌入式系統，如手機等平台上使用的Camera

就算你代碼再怎麼牛逼，硬體描述語言再怎麼熟練，沒有認知FPGA的工作原理，一切都是浮雲。因此，在真正開始實戰演練之前，Bingo將首先介紹FPGA最小工作配置要求，以及一些基本的外設，並通過DIY CPLD/FPGA系統板案例的分析講解，用淺顯易懂的語言，讓初學者深刻認識CPLD/FPGA的工作原理，能夠有一個更深刻的軟硬體思維。一、Altium Designer 09 winter 軟體介紹Layout的軟體有很多，包括Altium Designer、PADS、Cadence等。Altium

按照基於Windows的語言（C、C++、C#）等程式設計語言的初學入門教程，第一個曆程應該是“Hello World！”的常式。但由於硬體上的驅動難易程度，此常式將在在後續章程中推出。硬體工程師學習開發板的第一個常式：流水燈，一切美好的開始。本章將會在設計代碼的同時，講解Quartus II 軟體的使用，後續章節中只講軟體的思想，以及解決方案，不再做過多的累贅描述。一、Step By Step 建立第一個工程（1）建立第一個工程，File-New-New Quartus II Project，

ChinaAET作為一個專業的電子類網站，彙集了大量的工程師在此撰寫技術文章，分享設計經驗，為方便廣大工程師撰寫博文，本站特支援Live Writer，歡迎嘗試！ChinaAET Live Writer配置步驟如下：一、配置步驟：1、在菜單中選擇“工具”》“帳戶”，出現下面的畫面：2、點擊“添加按鈕”，在出現的視窗中選擇“其他Log

     ldr     r0, _start        adr     r0, _start        ldr     r0, =_start        nop        mov     pc, lr _start:        nop        編譯的時候設定 RO 為 0x0c008000↓↓↓↓↓↓↓↓↓↓↓↓↓↓↓↓↓↓↓↓↓↓↓↓↓↓↓↓↓↓↓↓↓↓↓↓↓↓↓↓0c008000 <_start-0x14>:c008000:       e59f000

  每個PLL有三個全域時鐘網路，但是其中一個（c3）同時也可以作為外部時鐘（at the same time）這是否是說  c0 c1隻能作為全域時鐘，不能作為外部時鐘呢？？？實際測試可以作為外部的，tell me why？  （1）call  看了那麼那麼多 還是沒搞懂 複位時鐘引腳什麼概念 跟全域時鐘  ，跟CLK0~CLK7什麼關係？？？（2）一般的板子 （CLK0~CLK7），那給他的時鐘多少噶？？多少個晶振啊？（3）c0，c1隻能作為global

假設寫了一篇300頁的文檔，插圖100張，並且插圖已經被標上了“圖1”、“圖2”的標號。這時候忽然發現要修改，在兩張圖之間還插入一張圖。您應該想到了，圖片標號要變動，怎麼辦?　　還有一篇文章，如果裡面很多表格。在文章末尾要為所有表格建立一個索引，點擊索引能立刻定位到相應的表格，怎麼做?直接手工建立索引是可以的。但是如果文章後期還要修改，表格和頁碼都發生了變動，這個工作是不是要重新來一次?　　Word雖然讓文檔的處理工作簡化了不少，但如果對Word不熟，可能依然會做很多重複性的工作。現在瞭解Wor

Quartus II 內建Simulaiton 與Modelsim Simulaiton功能模擬VS目錄Quartus II 內建Simulaiton 與 1Modelsim Simulaiton功能模擬 1一、兩者優缺點 1二、彼此模擬步驟 21. Quartus II 內建Simulation 22. Modelsim Simulation功能模擬 4 一、兩者優缺點1) Quartus II

      最近有時間開始學習ARM，平台是TQ2440，下載了2.6.31的核心源碼，並開始構建yaffs2檔案系統，手冊上寫的還是很詳細，可是我在往裡面加Zmodem檔案傳輸通訊協定的命時，卻出現了-/bin/sh: rz: not found的錯誤，自己編譯的hello程式也出現同樣的錯誤，不是許可權不夠，後來把系統內建的根檔案系統下的庫檔案全複製過來，這樣就可以執行了。

（1）verilog代碼 /*********************************************************************    Module Name           :   Crazy_KEY_LED*    Author                :   Crazy Bingo*    Device                :    EP2C8Q208C8  *    Version               :  

    由於電腦曾經到現在裝過多次以及多個版本的Quartus II，現在Quartus II 10.1SP1把我給折騰了，於是一氣之下，在註冊表尋找跟它有關的東西，刪錯了整個註冊表與之相關的內容，但是之後重新啟動，出問題了，可能是我誤刪了註冊表，出現“0*004874ac指令引用的0*01d8c000記憶體。該記憶體不能為read”的應用程式錯誤。    一起之下，我拿出我的隨身碟Winpe，ghost了C盤，打算放棄一切，重新來過。    但命運在捉弄我，本來應該Local-Partion-

本文轉載至：http://blog.ednchina.com/ilove314/955999/message.aspx     Quartus II Handbook Version 9.0 Volume 5:Embedded Peripherals》中Section I的1. SDRAM Controller Core部分提出了如何估計SDRAM資料有效訊號視窗，並且給出了SDRAM時鐘相對於FPGA時鐘相移估計公式。    

：http://www.ourdev.cn/bbs/bbs_content.jsp?bbs_sn=4183483&bbs_page_no=2&bbs_id=1009LP Wizard官網：http://www.mentor.com/products/pcb-system-design/library-tools/lp-wizard/據說，PCB Matrix

阻抗匹配：          終端電阻在通訊中的作用：終端電阻是為了消除在通訊電纜中的訊號反射。 在通訊過程中，有兩種原因因導致訊號反射：阻抗不連續和阻抗不匹配。

轉載：http://bbs.ednchina.com/BLOG_ARTICLE_138130.HTM 一般嵌入式開發流程就是先建立一個工程，再編寫源檔案，然後進行編譯，把所有的 *.s檔案和 *.c檔案編譯成一個 *.o檔案，再對目標檔案進行連結和定位，編譯成功後會產生一個 *.hex檔案和調試檔案，接下來要進行調試，如果成功的話，就可以將它固化到 flash 裡面去。 啟動代碼是用來初始化電路以及用來為進階語言寫的軟體作好運行前準備的一小段組合語言，是任何處理器上電複位時的程式運行進入點。 比

跟著 “野老闆” 學 建立工程。。。檔案目錄： 工作群組： 加入宏：USE_STDPERIPH_DRIVER,STM32F10X_HD（為了使用ST的庫） 加入庫路徑（屏蔽編譯器內建庫，防止不相容）  Output設定  JLink設定 板子上電插JTAG-USB會自動設定  添加CPU支援的Flash   很重要的一點，如果你用了fputc重定義，想用printf函數，這個地方一定要設定一下。。我就因為這個坑爹了很久，謝謝野老闆的提醒！

1準備材料。2番茄去皮切塊。雞蛋加少許料酒和水打散成蛋液。 @美食天下 MeiShiChina.Com3炒鍋倒油，油燒至8成熱時，倒入雞蛋，並用鏟子迅速攪散，盛出備用。4鍋中再倒油，油7成熱時，倒入去皮的西紅柿塊，煸炒2鐘，炒至西紅柿出湯。5調入少許白糖和番茄沙司和少許水炒勻。（如果不做蓋澆飯就不需要加水，我喜歡這個湯拌米飯吃，所以每次都會加一點水）6加入炒好的雞蛋翻炒。7最後調入適量鹽和蔥炒勻即可。 @美食天下

文章目錄 利用視頻預/後處理實現高清多媒體設計

最近我在做一個項目，其中要用到一個資料結構——Hash Table（雜湊表），以前只有理論知識，現在實卻發現很不簡單，所以寫下來和大家共分享。 我們知道，雜湊表是一個固定大小的數組，數組的每個元素是一個鏈表（單向或雙向）的頭指標。如果Key一樣，則在一起，如果Key不一樣，則不在一起。雜湊表的查詢是飛快的。因為它不需要從頭搜尋，它利用Key的“雜湊演算法”直接定位，尋找非常快，各種資料庫中的資料結構基本都是它。但帶來的問題是，雜湊表的尺寸、雜湊演算法。

轉：http://www.baohe.com/album/view-26800-183286.html 調試了好多網路攝影機，OV7660、OV7670、OV7225這3款是30萬的網路攝影機還有一個130萬的OV9650網路攝影機移植在ARM平台上的資料，都調試成功了，7寸類比屏顯示,希望有用調試的要點：AGC:映像自動增益控制，調節的東西有增益範圍、增益上限下限大小等等，具體的要看應用場合來調試效果