其他

算放大器組成的電路五花八門，令人眼花瞭亂，是 類比電路中學習的重點。在分析它的工作原理時倘沒有抓住核心，往往令人頭大。為此本人特搜羅天下運放電路之應用，來個“庖丁解牛”，希望各位從事電路板維 修的同行，看完後有所斬獲。遍觀所有類比電子技朮的書籍和課程，在介紹運算放大器電路的時候，無非是先給電路來個定性，比如這是一個同向放大器，然後去推導它的輸出與輸入的關係，然

本文意不在於LED的點亮操作，而在於說資料操作上的寫法（1）#define    LED_DATA    *(volatile unsigned char*)  LED_PIO_BASE。。。int main(){    unsigned char table[]={0x00,0x01,0x02,0x03}; //2個LED    unsigned char i;    while(1)    {        for(i=0;i<4;i++)        {           

文章目錄 YUV 編碼格式 YUV

nios/s nios/eNios II /f - 1.105, Nios II /s - 0.518, Nios II /e - 0.107(1)標頭檔#include "system.h"                      //包含基本的硬體描述資訊#include "altera_avalon_timer_regs.h"  //定義核心寄存器的映射，提供對底層硬體的符號化訪問#include "altera_avalon_pio_regs.h"     //包含基本的I/O口資訊 

    由於電腦曾經到現在裝過多次以及多個版本的Quartus II，現在Quartus II 10.1SP1把我給折騰了，於是一氣之下，在註冊表尋找跟它有關的東西，刪錯了整個註冊表與之相關的內容，但是之後重新啟動，出問題了，可能是我誤刪了註冊表，出現“0*004874ac指令引用的0*01d8c000記憶體。該記憶體不能為read”的應用程式錯誤。    一起之下，我拿出我的隨身碟Winpe，ghost了C盤，打算放棄一切，重新來過。    但命運在捉弄我，本來應該Local-Partion-

沒事就切一刀，沒事就切一刀，所謂自我閹割。。。。 我恨死了。。。TMD的自我閹割的Altium Designer winter

http://www.fpga.com.cn/advance/skill/speed.htm http://www.fpga.com.cn/advance/skill/design_skill3.htm 時鐘是整個電路最重要、最特殊的訊號，系統內大部分器件的動作都是在時鐘的跳變沿上進行, 這就要求時鐘訊號時延差要非常小, 否則就可能造成時序邏輯狀態出錯；因而明確FPGA設計中決定系統時鐘的因素，盡量較小時鐘的延時對保證設計的穩定性有非常重要的意義。 1.1 建立時間與保持時間

本文轉載至：http://blog.ednchina.com/ilove314/955999/message.aspx     Quartus II Handbook Version 9.0 Volume 5:Embedded Peripherals》中Section I的1. SDRAM Controller Core部分提出了如何估計SDRAM資料有效訊號視窗，並且給出了SDRAM時鐘相對於FPGA時鐘相移估計公式。    

　　FPGA目前非常火,各個高校也開了FPGA的課程,但是FPGA並不是每個人都適合，FPGA講究的是一個入道,入什麼道

　　好多天沒來這裡了，嗚嗚嗚嗚……　　實在不是我不想來，是哥哥沒時間啊……　　一方面要電子設計集訓，另一方面又要遊泳集訓，我木有什麼辦法……　　再者，還有些瑣事，so

問題：　　部落格園：http://www.cnblogs.com/crazybingo/archive/2010/12/01/1892610.html　　部落格園：http://www.cnblogs.com/crazybingo/archive/2010/12/04/1896645.html　　OURAVR:http://www.ourdev.cn/bbs/bbs_content.jsp?bbs_sn=4437397&bbs_page_no=1&search_mode=1&am

　　今天去聽了 華為獎學金申請

     摘要　在FPGA/CPLD設計中頻繁使用的狀態機器,常出現一些穩定性問題,本文提出了一些解決方案,實驗表明該方法有效地提高了綜合效率. 　　隨著大規模和超大規模FPGA/CPLD器件的誕生和發展,以HDL(硬體描述語言)為工具、FPGA/CPLD器件為載體的EDA技術的應用越來越廣泛.從小型電子系統到大規模SOC(Systemonachip)設計,已經無處不在.在FPGA/CPLD設計中,狀態機器是最典型、應用最廣泛的時序電路模組,如何設計一個穩定可靠的狀態機器是我們必須面對的問題.1

文章目錄 Altium Designer Winter 09 Rules Design Altium Designer Winter 09 Rules Design很多人設計的PCB板子去廠家做了回來之後發現很戳，一直埋怨廠家的戳，可實際上自己不一定按照廠家的規則來。在此我根據jiaXX的規則發表個人對Rules的見解： 根據所謂最XX的PCB製作廠家：jia XX的工藝標準： 以及綜合Alium Dsigner Winter 09

　　時間過去了n久n久，忘了自己是何時迷失了自我的。。。　　我又回來了。。。　　終於暫時結束了 “物極必反”的Layout生涯，終於，又可以重新開始執手自己的FPGA，做點自己喜歡做的事情……　　貌似由於某些原因，我又通宵了……　　前些日子畫了一個EP2C82208C8N的巨無霸板子，有SDRAM,SRAM,ADV等記憶體，視頻晶片，算是我做過的max了。　　焊了208pin的 TQFP後

本文對NiosII 處理器的經濟型Nios II/e和快速型Nios II/f在不同的最佳化方式下測試其效能，測試了以下代碼的已耗用時間。1、Printf//檔案列印 2、usleep(1000)//睡眠時間 3、IOWR_ALTERA_AVALON_PIO_DATA//連接埠讀寫 測試代碼如下： #include <stdio.h>#include "system.h"#include "unistd.h"#include

：http://www.ourdev.cn/bbs/bbs_content.jsp?bbs_sn=4183483&bbs_page_no=2&bbs_id=1009LP Wizard官網：http://www.mentor.com/products/pcb-system-design/library-tools/lp-wizard/據說，PCB Matrix

都是門控時鐘和亞穩態惹的禍。。。我的VGA 真彩圖片顯示完美解決了。事情發展到了今天，

阻抗匹配：          終端電阻在通訊中的作用：終端電阻是為了消除在通訊電纜中的訊號反射。 在通訊過程中，有兩種原因因導致訊號反射：阻抗不連續和阻抗不匹配。

ftp://ftp.altera.com/outgoing/release/，拖進迅雷，快速且可以斷點續傳。根據網友牙縫的說法：ase是altera start edition，是入門版，freeae是altera edition，是nb版，需要破解，此處我安裝9.1sp1