【連載】【FPGA黑金開發板】Verilog HDL那些事兒–低級建模 仿順序操作(十二)

文章目錄 第四章 低級建模 仿順序操作 聲明:本文為原創作品,著作權歸akuei2及黑金動力社區(http://www.heijin.org)共同所有,如需轉載,請註明出處http://www.cnblogs.com/kingst/第四章 低級建模 仿順序操作4.1 基本思路C語言的編程,在理解上我們可以看成“順序操作”。就如吃飯一系列步驟一樣,張口,將飯入口,咬碎,吞下。Verilog

【連載】【FPGA黑金開發板】Verilog HDL那些事兒–串口模組(十一)

文章目錄 3.4 實驗十:串口模組總結: 聲明:本文為原創作品,著作權歸akuei2及黑金動力社區(http://www.heijin.org)共同所有,如需轉載,請註明出處http://www.cnblogs.com/kingst/3.4

【連載】【FPGA黑金開發板】Verilog HDL那些事兒–PS2解碼(九)

文章目錄 3.2 實驗八:PS2解碼 聲明:本文為原創作品,著作權歸akuei2及黑金動力社區(http://www.heijin.org)共同所有,如需轉載,請註明出處http://www.cnblogs.com/kingst/3.2 實驗八:PS2解碼PS2的簡單認識在以前使用單片機對PS2進行解碼的時候,一句話就是苦。 如果是CPLD 或者 FPGA 的前提下,PS2的解碼才有意義。PS2的介面如,除了Pin 5 和 Pin 1

【連載】【FPGA黑金開發板】Verilog HDL那些事兒–數位管電路驅動(八)

聲明:本文為原創作品,著作權歸akuei2及黑金動力社區(http://www.heijin.org)共同所有,如需轉載,請註明出處http://www.cnblogs.com/kingst/3.1 實驗七:數位管電路驅動學習過單片機的朋友,多多少少都對數位管有些認識吧?關於這些基礎知識,我就不再重複了,因為網上已經有一大堆這樣的資料。我曾經學過不同驅動方法,但是從黑金開發板的電路來看,我覺得設計者真的很GOOD

【連載】【FPGA黑金開發板】Verilog HDL那些事兒–低級建模的基礎執行個體(七)

文章目錄 第三章 低級建模的基礎執行個體 聲明:本文為原創作品,著作權歸akuei2及黑金動力社區(http://www.heijin.org)共同所有,如需轉載,請註明出處http://www.cnblogs.com/kingst/ 第三章 低級建模的基礎執行個體從這一章開始,主要是由四個實驗組成。實驗七:

【連載】【FPGA黑金開發板】Verilog HDL那些事兒–低級建模的資源(六)

文章目錄 實驗三配置 聲明:本文為原創作品,著作權歸akuei2及黑金動力社區共同所有,如需轉載,請註明出處http://www.cnblogs.com/kingst/ 2.5 低級建模的資源低級建模有講求資源的分配,目的是使用“圖形”來提高建模的解讀性。圖上是低級建模最基本的建模框圖,估計大家在實驗一和實驗二已經眼熟過。功能模組(低級功能模組)是一個水平的長方形,而控制模組(低級控制模組)是矩形。組合模組,可以是任意的形狀(隨意正方形)。

【連載】【黑金動力社區原創力作】《液晶驅動與GUI 基礎教程》 –序言(一)

聲明:本文為原創作品,著作權歸黑金動力社區(http://www.heijin.org)所有,如需轉載,請註明出處http://www.cnblogs.com/kingst/大家好,我是XiaomaGee,《液晶驅動及GUI基礎教程》終於跟大家見面了,今後的相當長一段時間內,我會抽業餘時間,逐步完善此教程,並通過論壇、部落格發布,請大家關注。     

【黑金動力社區】【BF531 體驗板教程】 第二章 MS531介紹(二)

文章目錄 一、 工程簡介二、 資源介紹三、 SFL 下載器 黑金動力社區:http://www.heijin.org一、 工程簡介        即使BF531簡單易用,但是由於其昂貴的開發工具,使很多初學者望而卻步(此章有錢人可以繞道,哈哈)。作者去年接了一個項目,摸索出一套方便、廉價的BF531開發模式,這時本工程就迫不及待的誕生了。        MS531,取自於 Mini System BF531,即BF531

【黑金動力社區】【BF531體驗板教程】第一章 BF531 簡介(一)

文章目錄 二、 儲存空間三、 外設 黑金動力社區:http://www.heijin.org 一、  概述        Blackfin DSP處理器是新型16~32位嵌入式處理器,基於ADI與Intel聯合開發的號架構(MSA),將一個32位RISC型指令集和雙16位乘法累加(MAC)訊號處理功能與通用型微控制器所具有的易用性組合在了一起。Blackfin

[黑金原創教程][連載]關於《iBoard 電子學堂》的學習及進階方式

   《iBoard 電子學堂》自發布以來,受到廣大網友的熱烈關注。雖然我前期設計我花了大量精力,但能得到大家的認可,我也非常欣慰。由於《iBoard 電子學堂》是從工程的角度來設計的綜合學習板,所以很多同學拿到板子後,不知道從哪裡入手,下面我談談我自己的想法。一、切忌浮躁,做好打持久仗準備    不得不承認,現在的年輕人太浮躁了,包括我自己,整個大的環境就是這樣。但是要做做好任何一件事,都是需要時間的。所謂細節決定成敗。學習電子知識也一樣,不花大量的精力,是不可能把每個細節都掌握的。    《

[黑金原創教程][連載][iBoard 電子學堂][第〇卷 電子基礎]第二篇 電路圖與印刷電路板

一、什麼是電路原理圖    電路原理圖是使用圖形符號按照一定的順序排列,詳細表示電路、裝置的基本串連關係,而不考慮實際位置、物理形式的一種簡圖,也常常簡稱電路圖或者原理圖。1、原理圖基本元素電路原理圖是由原理圖符號、符號之間的電氣串連以及注釋等基本元素組成。原理圖是工程師之間交流、企業技術歸檔、同事之間協同合作的一種最直接的技術手段,所以設計原理圖不但要考慮原理的正確性,更要注意其易讀性和規範性,不要產生歧義。   

在Quartus II中使用JTAG模式固化程式到EPCS中的方法

範例流水燈圖1 流水燈範例實現步驟步驟1:在Quartus II中,單擊File->Convert Programming Files..。開啟編程檔案轉換程式,2所示。圖2 編程檔案轉換程式介面在此介面中。在Programming file type:標籤後選擇JTAG Indirect Configuration File (.jjc);在Configuration device:標籤後選擇你所使用的EPCS型號,此外我選擇EPCS4。在Input file to

【黑金動力社區】【原創博文集錦】《NIOS II那些事兒》導讀

【連載】【FPGA黑金開發板】NIOS II那些事兒--硬體開發(一)【連載】【FPGA黑金開發板】NIOS II那些事兒--軟體開發(二)【連載】【FPGA黑金開發板】NIOS II那些事兒--編程風格(三)【連載】【FPGA黑金開發板】NIOS II那些事兒--LED實驗(四)【連載】【FPGA黑金開發板】NIOS II那些事兒--外部中斷實驗(五)【連載】【FPGA黑金開發板】NIOS II那些事兒--串口實驗(六)【連載】【FPGA黑金開發板】NIOS II那些事兒--系統時鐘 (七)【

【黑金動力社區】【原創博文集錦】《Verilog HDL那些事兒》導讀

【連載】【FPGA黑金開發板】Verilog HDL那些事兒--我眼中的FPGA 和Verilog HDL(一)【連載】【FPGA黑金開發板】Verilog HDL那些事兒--低級建模的基礎(二)【連載】【FPGA黑金開發板】Verilog HDL那些事兒--傾向並行操作(三)【連載】【FPGA黑金開發板】Verilog HDL那些事兒--不是“編程”是“建模”(四)【連載】【FPGA黑金開發板】Verilog

PS2介面和協議簡介

1 PS/2介面和協議1.1 介面的物理特性        PS/2介面用於許多現代的滑鼠和鍵盤,由IBM最初開發和使用。物理上的PS/2介面有兩種類型的連接器:5腳的DIN和6腳的mini-DIN。圖1就是兩種連接器的引腳定義。使用中,主機提供+5V電源給滑鼠,滑鼠的地串連到主機電源地上。 1.2 介面協議原理       

複位與亞穩態

 1.PLL電路複位和亞穩態   亞穩態對於一個寄存器的影響相對來說是比較小的,但是對於諸如匯流排式的寄存器受到亞穩態的影響就比較大了,搞不好是致命的打擊。  在帶有複位端的DFF中,當reset訊號“複位”有效時,它可以直接驅動最後一級的與非門,令Q端“非同步”置位為1或0,這就是非同步複位。當這個複位訊號release時,Q端輸出由前一級的內部輸出決定。然而,由於複位訊號不僅直接作用於最後一級門電路,而且也會作為前級電路的一個輸入訊號,所以這個前一級的內部輸出也受到複位的影響。前一級的內部電

【新品發布】正式發布 [ AB-S05 ] 函數訊號發生器

  函數訊號發生器,是一種產生函數波形的電子測試裝置,是研發、生產調試中最常用的電子儀器之一。AB-S05 基於 DDS (直接數字合成)技術,內建 16 種常用波形,具有頻率解析度高、輸出穩定等優點。主要特徵如下:一、 波形輸出功能採樣率 80M Sa/s;縱向解析度 12bit;標準波形: 正弦波 方波 三角波 鋸齒波 負鋸齒波 SINC 指數上升 指數下降 雜訊 正全波整流 負全波整流 正半波整流 負半波整流 高斯函數 AM 直流頻率範圍:正弦波:0.00

(筆記 ) 如何連結NC-Verilog與Debussy? (SOC) (NC-Verilog) (Debussy)

AbstractDebussy是超強的debug工具,本文簡單介紹NC-Verilog如何與Debussy連結。Introduction一個簡單的D-FF,示範如何使用NC-Verilog與Debussy做連結。d_ff.v / VerilogCode highlighting produced by Actipro CodeHighlighter (freeware)http://www.CodeHighlighter.com/-->1 /* 2 (C) OOMusou 2008 http:/

【連載】【FPGA黑金開發板】Verilog HDL那些事兒–不是“編程”是“建模”(四)

聲明:本文為原創作品,著作權歸akuei2及黑金動力社區共同所有,如需轉載,請註明出處http://www.cnblogs.com/kingst/ 2.3 Verilog HDL 不是“編程”是“建模”在初次接觸Verilog HDL 語言的時候,網上很多朋友都說它和C語言很相似?但是對於這個問題,我真的頭疼很久!如果說Verilog HDL 與

USB Blaster驅動無法安裝的解決辦法

關於有些客戶反映USB Blaster驅動安裝不上的問題的解決有不少客戶反映USB Blaster驅動裝不上去,具體情況描述如下:1. 在電腦插入USB Blaster後,螢幕右下解出現如下提示接著出現找到新的硬體嚮導選擇從列表或指定位置安裝(進階)選中從列表或指定位置安裝(進階)後點擊下一步在此步中選擇在搜尋中包括這個位置,指向quartus安裝目錄下的drivers\usb-blaster目錄後,點擊下一步最後提示無法安裝這個硬體經過我公司研究,出現此原因跟客戶的電腦系統有關,1.

總頁數: 61357 1 .... 6614 6615 6616 6617 6618 .... 61357 Go to: 前往

聯繫我們

該頁面正文內容均來源於網絡整理,並不代表阿里雲官方的觀點,該頁面所提到的產品和服務也與阿里云無關,如果該頁面內容對您造成了困擾,歡迎寫郵件給我們,收到郵件我們將在5個工作日內處理。

如果您發現本社區中有涉嫌抄襲的內容,歡迎發送郵件至: info-contact@alibabacloud.com 進行舉報並提供相關證據,工作人員會在 5 個工作天內聯絡您,一經查實,本站將立刻刪除涉嫌侵權內容。

A Free Trial That Lets You Build Big!

Start building with 50+ products and up to 12 months usage for Elastic Compute Service

  • Sales Support

    1 on 1 presale consultation

  • After-Sales Support

    24/7 Technical Support 6 Free Tickets per Quarter Faster Response

  • Alibaba Cloud offers highly flexible support services tailored to meet your exact needs.