其他

1 邏輯電平EIA-RS-232C 對電器特性、邏輯電平和各種訊號線功能都作了規定。在TxD和RxD上：　　邏輯1(MARK)=-3V～-15V 　　　　邏輯0(SPACE)=+3～+15V在RTS、CTS、DSR、DTR和DCD等控制線上：　　訊號有效（接通，ON狀態，正電壓）＝+3V～+15V 　　　　訊號無效（斷開，OFF狀態，負電壓)=-3V～-15V 2. 引腳定義針腳 定義 符號1 偵測載波 DCD           Pin 1 Received Line Signal

邊沿檢測電路，包括上升沿、下降沿、雙沿檢測電路。在檢測到所需要的邊沿後產生一個高電平的脈衝。Code highlighting produced by Actipro CodeHighlighter (freeware)http://www.CodeHighlighter.com/-->module edge_detect(input clk,input rst_n,input data_in,output raising_edge_detect,output

1.1    High  Throughput拆開一個迭代環路會增加資料輸送量，帶來的代價是面積成比例的增加。通常，如果要求n次迭代環路的演算法拆開後，流水線實現將呈n倍的流量效能(throughput performance)增加。    迭代演算法EXP1module power3( input [7:0] x, input clk, input start, output reg [7:0] xpower,

文章目錄 實驗二配置 聲明：本文為原創作品，著作權歸akuei2及黑金動力社區共同所有，如需轉載，請註明出處http://www.cnblogs.com/kingst/ 2.2 傾向並行操作在2.1 章理解了 "順序操作" 和 “並行操作”的區別之後，這一章我們要討論並且習慣 “並行操作”

一，概述LVDS低壓差分訊號，最早由美國國家半導體公司 提出的一種高速串列訊號傳輸電平，由於它傳輸速度快，功耗低，抗幹擾能力強，傳輸距離遠，易於匹配等優點，迅速得到諸多晶片製造廠商和應用商的青睞，並通過TIA/EIA的確認，成為該組織的標準（ANSI/TIA/EIA-644 standard）。LVDS訊號被廣泛應用於電腦、通訊以及消費電子領域，並被以PCI－Express為代表的第三代I/O標準中採用。 LVDS訊號的電壓擺幅只有350MV，

文章目錄 第二章：低級建模的基礎實驗一配置 聲明：本文為原創作品，著作權歸akuei2及黑金動力社區共同所有，如需轉載，請註明出處http://www.cnblogs.com/kingst/ 第二章：低級建模的基礎2.1 順序操作和並行操作順序操作和並行操作，是新手們很容易混亂的一個重點。但是為了將低級建模發揮到極限，這一點必須好好的理解。Verilog HDL

文章目錄 昳貌洋溢高貴，細節彰顯完美。 昳貌洋溢高貴，細節彰顯完美。-------------------------整機圖-----------------------------------------------------數字示波器工作-----------------------------------------------------任意波發生器工作---------------------------------------

黑金動力社區：http://www.heijin.org聲明：本文為原創作品，著作權歸akuei2及黑金動力社區共同所有，如需轉載，請註明出處http://www.cnblogs.com/kingst/            

黑金動力社區：http://www.heijin.orgMS531 是一款基於Analog Device 公司BF531 DSP的最小系統體驗版，現在已經把ucLinux成功的運行在這個系統上了。移植記錄稍後會呈現給大家，現在把燒寫步驟敘述一下。一、     準備工作  硬體：MS531板子及配套的電源、USB線，運行Windows的PC一台；USB轉串口板子一塊；  軟體： MS531 ucLinux 軟體包；包括 sfl.exe 燒寫軟體，uboot

聲明：本文為原創作品，著作權歸黑金動力社區（http://www.heijin.org）所有，如需轉載，請註明出處http://www.cnblogs.com/kingst/http://www.heijin.orghttp://www.oshcn.com第二章      顏色模型一   簡介

【黑金動力社區】【BF531體驗板教程】第一章 BF531 簡介（一）【黑金動力社區】【BF531 體驗板教程】 第二章 MS531介紹（二）【黑金動力社區】【531體驗板教程】 第三章 開發環境（三）【黑金動力社區】【BF531體驗板教程】 基於BF531 DSP 的 uClinux 移植指南（四）【黑金動力社區】【bf531 體驗板教程】 ucLinux 燒寫指南（五）【黑金動力社區】【bf531 體驗板教程】第四章 儲存空間映射（六）【黑金動力社區】【bf531 體驗板教程】第五章

　　今天是值得紀念的日子，趁著建黨90周年的喜氣，我們的NIOS

http://images.cnblogs.com/cnblogs_com/kingst/WindowsLiveWriter/4dbfce0055e8_834/P8062389_thumb.jpg發布了四集教程以後，我們對後面的視頻教程內容有了大概的規劃。視頻連載的發布時間為每周的周二和周五，規劃從本周開始實施。發布的大概內容如下： NIOSII視頻教程(01)--軟體安裝 NIOSII視頻教程(02)--安裝usb下載線驅動

圖1 KEY原理圖  圖2 LED原理圖key_led.vmodule key_led( input CLOCK_50, input Q_KEY, input [4:1] KEY, output reg [4:1] LED); //++++++++++++++++++++++++++++++++++++++// 擷取索引值 開始//++++++++++++++++++++++++++++++++++++++wire [4:1]

引子先前的[筆記].一種獨立鍵盤消抖的Verilog寫法.[Verilog]是針對4個按鍵寫的。今天我略為改動下，改成參數化，已驗證，非常好用。 代碼key_debounce.vmodule key_debounce#(parameter KEY_WIDTH = 4)( input i_clk, input i_rst_n, input [KEY_WIDTH:1] i_key, // 按下為0

Abstract本文介紹破解Quartus II 7.2 SP1詳細步驟。IntroductionStep 1:下載QuartusII72_SP1_helper.7z。 Step 2:執行QuartusII72_SP1_patch.exe，將C:\altera\72\quartus\bin\sys_cpt.dll予以patch，若程式出現亂碼別在意，此為簡體中文，在繁體Windows下會有亂碼屬正常，若你在乎亂碼，請下載微軟的AppLocale解決。Step

AbstractModelSim-Altera的破解在網路中較難找到，如過電腦同時還有ModelSim SE時，該如何讓這兩個工具和平共存呢?IntroductionModelSim-Altera 6.1g是搭配Quartus II 7.2 SP1使用的模擬工具，並不像Nios II EDS用的是Quartus II的license.dat，必須另外破解。Step 1：下載license下載ModelSim-Altera61g_helper.7zStep

AbstractModelSim依照以下規則搜尋Verilog實例。Introduction1.按照vsim命令列中的-Lf(或-L)參數指定的各庫邏輯名在命令列中的先後順序，進行庫搜尋。2.搜尋work庫。3.搜尋在實例名中專門指定的庫。Reference杜慧敏、趙全良 2006，基於Verilog的FPGA設計基礎，西安電子科技大學出版社

　　在用Altera器件做設計，用modelsim做後模擬時，首先要在Quartus中進行工具的設定，setting--EDAtool--simulation—Tool name

http://hi.baidu.com/yangfengyuk/blog/item/16e586fa52fd211f6d22ebfe.html/cmtid/c2d8e62ba4da1a345243c178I2C(Inter－Integrated